JAJSUA2N December   1995  – July 2024 SN54AHC138 , SN74AHC138

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 ピン構成および機能
  5. 4 仕様
    1. 4.1 絶対最大定格
    2. 4.2 推奨動作条件
    3. 4.3 熱に関する情報
    4. 4.4 電気的特性
    5. 4.5 スイッチング特性：VCC = 3.3V ± 0.3V
    6. 4.6 スイッチング特性：VCC = 5V ± 0.5V
    7. 4.7 動作特性
  6. 5 パラメータ測定情報
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能表
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 電源に関する推奨事項
    3. 7.3 レイアウト
      1. 7.3.1 レイアウトのガイドライン
      2. 7.3.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート (アナログ)
      1. 8.1.1 関連リンク
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • W|16
  • J|16
  • FK|20
サーマルパッド・メカニカル・データ
発注情報

2 概要

SNx4AHC138 デコーダ / デマルチプレクサは、非常に小さい伝搬遅延時間が求められる高性能メモリ デコードおよびデータ ルーティング用に設計されています。高性能メモリ システムでは、このデコーダを使用することにより、システム デコードの影響を最小限にとどめられます。高速イネーブル回路を利用した高速メモリと組み合わせた場合、これらのデコーダの遅延時間とメモリのイネーブル時間は、通例、メモリの標準的なアクセス時間を下回ります。すなわち、このデコーダによる実質的なシステム遅延時間は無視できるということです。

製品情報
部品番号 パッケージ (1) パッケージ サイズ (2) 本体サイズ(3)
SN74AHC138 RGY (VQFN、16) 4mm × 3.5mm 4mm × 3.5mm
N (PDIP、16) 19.3mm × 9.4mm 19.32mm × 6.35 mm
D (SOIC、16) 9.9mm × 6mm 9.90mm × 3.90mm
NS (SOP、16) 10.2mm × 7.8mm 10.20mm × 5.30mm
DB (SSOP、16) 6.2mm × 7.8mm 6.20mm × 5.30mm
PW (TSSOP、16) 5mm × 6.4mm 5.00mm × 4.40mm
DGV (TVSOP、16) 3.6mm × 6.4mm 3.6mm × 4.4mm
(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
SN54AHC138 SN74AHC138 論理図 (正論理)論理図 (正論理)