• Menu
  • Product
  • Email
  • PDF
  • Order now

  • SN65DSI86 MIPI® DSI から eDP™ へのブリッジ

    • JAJSQ80C september   2013  – october 2020 SN65DSI86

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • SN65DSI86 MIPI® DSI から eDP™ へのブリッジ
  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Revision History
  6. 5 Description (continued)
  7. 6 Pin Configuration and Functions
  8. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Timing Requirements
    7. 7.7 Switching Characteristics
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 MIPI Dual DSI Interface
      2. 8.3.2 Embedded DisplayPort Interface
      3. 8.3.3 General-Purpose Input and Outputs
        1. 8.3.3.1 GPIO REFCLK and DSIA Clock Selection
        2. 8.3.3.2 Suspend Mode
        3. 8.3.3.3 Pulse Width Modulation (PWM)
    4. 8.4 Device Functional Modes
      1. 8.4.1 Reset Implementation
      2. 8.4.2 Power-Up Sequence
      3. 8.4.3 Power Down Sequence
      4. 8.4.4 Display Serial Interface (DSI)
        1. 8.4.4.1 DSI Lane Merging
        2. 8.4.4.2 DSI Supported Data Types
        3. 8.4.4.3 Generic Request Datatypes
          1. 8.4.4.3.1 Generic Read Request 2-Parameters Request
          2. 8.4.4.3.2 Generic Short Write 2-Parameters Request
          3. 8.4.4.3.3 Generic Long Write Packet Request
        4. 8.4.4.4 DSI Pixel Stream Packets
        5. 8.4.4.5 DSI Video Transmission Specifications
        6. 8.4.4.6 Video Format Parameters
        7. 8.4.4.7 GPU LP-TX Clock Requirements
      5. 8.4.5 DisplayPort
        1. 8.4.5.1  HPD (Hot Plug/Unplug Detection)
        2. 8.4.5.2  AUX_CH
          1. 8.4.5.2.1 Native Aux Transactions
        3. 8.4.5.3  I2C-Over-AUX
          1. 8.4.5.3.1 Direct Method (Clock Stretching)
          2. 8.4.5.3.2 Indirect Method (CFR Read/Write)
        4. 8.4.5.4  DisplayPort PLL
        5. 8.4.5.5  DP Output VOD and Pre-emphasis Settings
        6. 8.4.5.6  DP Main Link Configurability
        7. 8.4.5.7  DP Main Link Training
          1. 8.4.5.7.1 Manual Link Training
          2. 8.4.5.7.2 Fast Link Training
          3. 8.4.5.7.3 54
          4. 8.4.5.7.4 Semi-Auto Link Training
          5. 8.4.5.7.5 Redriver Semi-Auto Link Training
        8. 8.4.5.8  Panel Size vs DP Configuration
        9. 8.4.5.9  Panel Self Refresh (PSR)
        10. 8.4.5.10 Secondary Data Packet (SDP)
        11. 8.4.5.11 Color Bar Generator
        12. 8.4.5.12 DP Pattern
          1. 8.4.5.12.1 HBR2 Compliance Eye
          2. 8.4.5.12.2 80-Bit Custom Pattern
        13. 8.4.5.13 BPP Conversion
    5. 8.5 Programming
      1. 8.5.1 Local I2C Interface Overview
    6. 8.6 Register Map
      1. 8.6.1 Standard CFR Registers (PAGE 0)
  10. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 1080p (1920x1080 60 Hz) Panel
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Detailed Design Procedure
          1. 9.2.1.2.1 eDP Design Procedure
          2. 9.2.1.2.2 76
          3. 9.2.1.2.3 DSI Design Procedure
          4. 9.2.1.2.4 78
          5. 9.2.1.2.5 Example Script
        3. 9.2.1.3 Application Curve
  11. 10Power Supply Recommendations
    1. 10.1 VCC Power Supply
    2. 10.2 VCCA Power supply
    3. 10.3 VPLL and VCCIO Power Supplies
  12. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1 DSI Guidelines
      2. 11.1.2 eDP Guidelines
      3. 11.1.3 Ground
    2. 11.2 Layout Example
  13. 12Device and Documentation Support
    1. 12.1 Documentation Support
      1. 12.1.1 Related Documentation
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 Community Resources
    4. 12.4 Trademarks
  14. 13Mechanical, Packaging, and Orderable Information
  15. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • ZXH|64
    • MPBGAK9A
サーマルパッド・メカニカル・データ
発注情報
  • jajsq80c_oa
  • jajsq80c_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

SN65DSI86 MIPI® DSI から eDP™ へのブリッジ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 組み込み DisplayPort™ (eDP™) 1.4 に準拠し、1.62Gbps (RBR)、2.16Gbps、2.43Gbps、2.7Gbps (HBR)、3.24Gbps、4.32Gbps、または 5.4Gbps (HBR2) で 1、2、または 4 レーンをサポート。
  • MIPI® D-PHY バージョン 1.1 物理レイヤ・フロントエンドおよびディスプレイ・シリアル・インターフェイス (DSI) バージョン 1.02.00 を実装
  • デュアル・チャネル DSI レシーバは、チャネルごとに 1、2、3、4 本の D-PHY データ・レーンとして構成でき、レーンごとに最高 1.5Gbps で動作
  • 18bpp および 24bpp の DSI ビデオ・パケットを RGB666 および RGB888 フォーマットでサポート
  • 4K 4096 × 2304 解像度、60fps、18bpp カラーと、WUXGA 1920 × 1200 解像度の 3D グラフィック、60fps (120fps と等価) に適切
  • MIPI フロントエンドは、シングル・チャネルまたはデュアル・チャネル DSI 構成用に設定可能
  • デュアル・チャネル DS I で、Odd、Even および Left、Right 動作モードをサポート
  • 1.2V のメイン VCC 電源と、デジタル I/O 用の 1.8V 電源
  • 低消費電力機能には、パネル・リフレッシュと MIPI 超低消費電力状態 (ULPS) のサポートが含まれます
  • DisplayPort レーンの極性と割り当てを構成可能。
  • 外部リファレンス・クロック (REFCLK) を介した 12MHz、19.2MHz、26MHz、27MHz、38.4MHz の周波数をサポート
  • ESD 定格 ±4kV (HBM)
  • 64 ボール 5mm × 5mm nFBGA (ZXH) にパッケージ化
  • I2C で構成可能
  • 温度範囲：-40℃～+85℃

2 アプリケーション

  • PC / ノート PC
  • タブレット
  • リテール・オートメーションおよびペイメント
  • 試験および測定機器
  • ファクトリ・オートメーションおよび制御

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale