JAJSF05A March   2018  – May 2018 SN65LVDS93B-Q1

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     概略回路図
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Switching Characteristics
    8. 6.8 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 TTL Input Data
      2. 8.3.2 LVDS Output Data
    4. 8.4 Device Functional Modes
      1. 8.4.1 Input Clock Edge
      2. 8.4.2 Low Power Mode
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Power Up Sequence
        2. 9.2.2.2 Signal Connectivity
        3. 9.2.2.3 PCB Routing
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1 Board Stackup
      2. 11.1.2 Power and Ground Planes
      3. 11.1.3 Traces, Vias, and Other PCB Components
    2. 11.2 Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 商標
    2. 12.2 静電気放電に関する注意事項
    3. 12.3 ドキュメントの更新通知を受け取る方法
    4. 12.4 コミュニティ・リソース
    5. 12.5 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN65LVDS93B-Q1 トランスミッタは、単一の集積回路に4つの7ビット・パラレル・ロード/シリアル出力シフト・レジスタ、1つの7Xクロック・シンセサイザ、5つの低電圧差動信号(LVDS)ライン・ドライバを搭載しています。これらの機能により、5つの平衡対導体を介して28ビットのシングルエンドLVTTLデータを同期伝送して、DS90CR286A-Q1などの対応レシーバ、およびLVDSレシーバ内蔵のLCDパネルで受信することができます。

送信時には、入力クロック信号(CLKIN)のエッジで、データ・ビットD0～D27がそれぞれレジスタにロードされます。クロックの立ち上がり/立ち下がりエッジは、クロック選択(CLKSEL)ピンで選択できます。CLKINの周波数を7倍にし、これを用いてデータ・レジスタを7ビット・スライスで直列にアンロードします。これにより、4つのシリアル・ストリームと位相ロックされたクロック(CLKOUT)がLVDS出力ドライバに出力されます。CLKOUTの周波数は入力クロックCLKINと同じです。

SN65LVDS93B-Q1は外付け部品が不要で、制御もほとんどまたは全く必要ありません。トランスミッタへの入力時とレシーバの出力時のデータ・バスは同じになり、ユーザーが意識することなくデータを伝送できます。ユーザーによる操作は、CLKSELにHIGHレベルを入力してクロック立ち上がりエッジを選択したり、LOWレベル入力で立ち下がりエッジを選択するほか、シャットダウン/クリア(SHTDN)を使用するくらいです。SHTDNはアクティブLOW入力であり、クロックを抑止してLVDS出力ドライバをシャットオフすることにより、消費電力を削減できます。この信号がLOWレベルになると、すべての内部レジスタはクリアされてLOWレベルになります。

SN65LVDS93B-Q1は周囲温度範囲－40℃～85℃で動作することを特長としています。

製品情報(1)

型番 パッケージ 本体サイズ（公称）
SN65LVDS93B-Q1 TSSOP (56) 14.00mm×6.10mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。

概略回路図

SN65LVDS93B-Q1 lvds93b-q1_app_diagram.gif