同期システムでデータを送信するには、集中型同期システム クロック (CSSC) とソース同期システム クロック (SSSC) の 2 つの方法があります。CSSC システムは、中央のソースからのクロック信号を使用して、異なるモジュール間でのデータ転送を同期します。CSSC システムの主要な要件は、データの送受信が 1 クロック サイクルで完了することです。最大動作周波数は、有効なデータの送受信が保証される最短クロック サイクルの逆数です。SSSC システムは、クロック信号とデータ信号を一緒に送信して、伝送メディア、バックプレーン、またはケーブルでのフライトタイムを削減することで、より高い動作周波数を実現します。SSSC システムでは、最大動作周波数は、クロックとデータの間に存在する場合がある累積スキューによって制限されます。CSSC とは異なり、バックプレーン上のデータのフライトタイムの絶対値が動作周波数を制限することはありません。

SN65MLVD082 は、ソース同期システム クロック (SSSC) 動作をサポートするために、データとクロックとのインターフェイスを実現するよう設計できます。最大 250Mbps のデータ転送と、最大 125MHz のクロック周波数の転送が規定されています。図 7-1 に、M-LVDS トランシーバでサポートされる SSSC アーキテクチャの例を示します。SN65MLVD206 はシングル チャネル トランシーバであり、モジュール間でメイン システム クロックを送信します。その後、リタイミング ユニットがメイン システム クロックに適用され、サブシステムの同期処理用のローカル クロックを生成します。システム動作データ (または制御) とサブシステム クロック信号は、モジュール 1 上のマイクロプロセッサ、FPGA、ASIC などのデータ処理ユニットから生成され、SN65MLVD082 経由でスレーブ モジュールに送信されます。このような設計構成は、バックプレーンを経由し、より高い SSSC サブシステム クロック周波数でパラレル制御データを送信する際には一般的です。サブシステムのクロック周波数を、データ処理ユニットの動作周波数と整合させて、複数のユニット間でデータ転送を同期させます。

図 7-1 差動 M-LVDS を使用したソース同期システム クロック分配の実行

透過モードでの最大 SSSC 周波数は、式 1 で計算できます。

この例では、レシーバ側のセットアップ時間とホールド時間は、データ処理ユニット、FPGA、または ASIC によって決定されます。データがトランシーバのみを通過することを考慮すると、以下のデータを使用した場合、一般的な計算結果は 238 MHz となります。

t_sk(o)Source = 2ns – データ処理ユニットの出力スキュー、データ ビットまたはクロックおよびデータ ビット間の任意のスキュー

t_sk(pp)DRVR = 0.6ns – SN65MLVD040 のドライバ部品間スキュー

t_sk(flight)BP = 0.4ns – データとクロックとの間のバックプレーン伝搬遅延のスキュー

t_sk(pp)RCVR = 1ns – SN65MLVD040 のレシーバ部品間スキュー

上記で計算した最大動作速度 238MHz は、データとクロックのスキューのみに基づいて決定されています。最大動作速度を計算するときのもう 1 つの重要な考慮事項は、出力遷移時間です。遷移時間制限された動作速度は 式 2 で計算されます。

式 2.

SN65MLVD040 の標準遷移時間である 1.4ns を使用すると、遷移時間制限された動作周波数 170 MHz をサポートできます。

SN65MLVD040 は、SSSC の高い動作周波数を保証できることに加えて、他の M-LVDS バス トランシーバが実現できる利点も提供します。

• 低電圧差動レシーバを使用した同相ノイズ キャンセル機能による、堅牢なシステム動作
• 差動信号に起因する EMI 放射ノイズが小さく、バックプレーン経由のシグナル インテグリティが向上
• シングル終端の伝送ラインは、設計と実装が容易
• アクティブ モードとアイドル モードの両方で消費電力が低いため、各モジュールの熱の問題を最小限に抑えることが可能

高密度バックプレーン設計では、システム全体の性能を向上させるうえで、これらの利点が重要になります。