ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

SN65MLVD040

アクティブ

4 チャネル、半二重 M-LVDS ライン・トランシーバ

ご注文はこちら
データシート

SN65MLVD040

アクティブ
データシート ご注文はこちら

製品詳細

Function Transceiver Protocols M-LVDS Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (Mbps) 250 Input signal LVTTL, M-LVDS Output signal LVTTL, M-LVDS Rating Catalog Operating temperature range (°C) -40 to 85
Function Transceiver Protocols M-LVDS Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (Mbps) 250 Input signal LVTTL, M-LVDS Output signal LVTTL, M-LVDS Rating Catalog Operating temperature range (°C) -40 to 85
VQFN (RGZ) 48 49 mm² 7 x 7
  • 低電圧の差動 30Ω～55Ω ライン ドライバおよびレシーバにより最高 250Mbps までの信号速度に対応(1)。最高 125MHz のクロック周波数
  • マルチポイント データ交換について M-LVDS 標準 TIA/EIA-899 準拠またはこれを上回る
  • ドライバ出力電圧の遷移時間制御による信号品質の向上
  • -1V～3.4V の同相電圧範囲により、2V のグランド ノイズでデータ転送が可能
  • ドライバ ディセーブル時または VCC ≤ 1.5V 時にバス ピンが高インピーダンス
  • ドライバおよびレシーバごとに独立のイネーブル
  • 強化 ESD 保護機能：すべてのピンで 7kV HBM
  • 48 ピン 7 X 7 QFN (RGZ)
  • M-LVDS バスの電源オン / オフ時のグリッチ フリー
  • 低電圧の差動 30Ω～55Ω ライン ドライバおよびレシーバにより最高 250Mbps までの信号速度に対応(1)。最高 125MHz のクロック周波数
  • マルチポイント データ交換について M-LVDS 標準 TIA/EIA-899 準拠またはこれを上回る
  • ドライバ出力電圧の遷移時間制御による信号品質の向上
  • -1V～3.4V の同相電圧範囲により、2V のグランド ノイズでデータ転送が可能
  • ドライバ ディセーブル時または VCC ≤ 1.5V 時にバス ピンが高インピーダンス
  • ドライバおよびレシーバごとに独立のイネーブル
  • 強化 ESD 保護機能：すべてのピンで 7kV HBM
  • 48 ピン 7 X 7 QFN (RGZ)
  • M-LVDS バスの電源オン / オフ時のグリッチ フリー

SN65MLVD040 は、TIA/EIA-899 (M-LVDS) 規格に完全準拠してマルチポイント低電圧差動信号を送受信するための 4 つの半二重トランシーバを備えており、最高 250Mbps の信号速度で動作するよう最適化されています。ドライバ出力は、最小 30 Ω の負荷を供給するマルチポイント バスをサポートするように設計されており、バックプレーンの伝送ラインからスタブをオフにできるように、制御された遷移時間が組み込まれています。

M-LVDS 規格では、Type-1 および Type-2 という 2 種類のレシーバが定義されています。Type-1 レシーバは、ゼロを中心とするスレッショルドで、25mV のヒステリシスを設けて、入力が失われた場合の出力発振を防止します。 Type-2 レシーバは、オフセット スレッショルドを使用してフェイルセーフを実装しています。xFSEN ピンを使用して、各チャネルの Type-1 および Type-2 レシーバを選択します。さらに、ドライバの立ち上がり時間と立ち下がり時間は 1ns～2ns であり、M-LVDS 規格に準拠して 250Mbps での動作を実現すると同時に、バス上にスタブも備えています。レシーバ出力はスルーレート制御されているため、大きな電流サージに伴う EMI およびクロストークの影響を低減できます。M-LVDS 規格ではバス上に 32 のノードを接続でき、低い同相モードを許容できる場合や、より速い信号速度が必要な場合に、RS-485 の高速な代替となります。

ドライバ ロジック入力とレシーバ ロジック出力は、一部のトランシーバ デザインのように互いに接続されるのではなく、個別のピンに配置されています。ドライバには個別のイネーブル (DE) があり、レシーバ (RE) も同様です。このようにロジック入力、ロジック出力、イネーブル ピンを個別に配置することで、listen-while-talking 動作が可能になります。これらのデバイスは、-40℃～85℃での動作が規定されています。

SN65MLVD040 は、TIA/EIA-899 (M-LVDS) 規格に完全準拠してマルチポイント低電圧差動信号を送受信するための 4 つの半二重トランシーバを備えており、最高 250Mbps の信号速度で動作するよう最適化されています。ドライバ出力は、最小 30 Ω の負荷を供給するマルチポイント バスをサポートするように設計されており、バックプレーンの伝送ラインからスタブをオフにできるように、制御された遷移時間が組み込まれています。

M-LVDS 規格では、Type-1 および Type-2 という 2 種類のレシーバが定義されています。Type-1 レシーバは、ゼロを中心とするスレッショルドで、25mV のヒステリシスを設けて、入力が失われた場合の出力発振を防止します。 Type-2 レシーバは、オフセット スレッショルドを使用してフェイルセーフを実装しています。xFSEN ピンを使用して、各チャネルの Type-1 および Type-2 レシーバを選択します。さらに、ドライバの立ち上がり時間と立ち下がり時間は 1ns～2ns であり、M-LVDS 規格に準拠して 250Mbps での動作を実現すると同時に、バス上にスタブも備えています。レシーバ出力はスルーレート制御されているため、大きな電流サージに伴う EMI およびクロストークの影響を低減できます。M-LVDS 規格ではバス上に 32 のノードを接続でき、低い同相モードを許容できる場合や、より速い信号速度が必要な場合に、RS-485 の高速な代替となります。

ドライバ ロジック入力とレシーバ ロジック出力は、一部のトランシーバ デザインのように互いに接続されるのではなく、個別のピンに配置されています。ドライバには個別のイネーブル (DE) があり、レシーバ (RE) も同様です。このようにロジック入力、ロジック出力、イネーブル ピンを個別に配置することで、listen-while-talking 動作が可能になります。これらのデバイスは、-40℃～85℃での動作が規定されています。
filter その他の LVDS、M-LVDS、PECL の各 IC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能
SN65MLVD080 アクティブ 8 チャネル、半二重 M-LVDS トランシーバ 8-Channel M-LVDS Receiver Type-1
SN65MLVD082 アクティブ 8 チャネル、半二重 M-LVDS トランシーバ 8-Channel M-LVDS Receiver Type-2

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN65MLVD040 4 チャネル、半二重 M-LVDS ライン トランシーバ データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2024年 3月 1日
アプリケーション・ノート An Introduction to M-LVDS and Clock and Data Distribution Applications (Rev. C) PDF | HTML 2023年 6月 22日
アプリケーション概要 How Far, How Fast Can You Operate MLVDS? 2018年 8月 6日
アプリケーション・ノート SPI-Based Data Acquisition/Monitor Using the TLC2551 Serial ADC (Rev. A) 2001年 11月 20日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

SN65MLVD040 IBIS Model

SLLM147.ZIP (203 KB) - IBIS Model
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
View Options
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGZ) 48 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ