JAJST94A February   2010  – March 2024 SN65MLVD040

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  推奨動作条件
    3. 5.3  熱特性
    4. 5.4  パッケージ定格消費電力
    5. 5.5  デバイスの電気的特性
    6. 5.6  ドライバの電気的特性
    7. 5.7  レシーバの電気的特性
    8. 5.8  バス入力および出力の電気的特性
    9. 5.9  ドライバ スイッチング特性
    10. 5.10 レシーバのスイッチング特性
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 等価な入力および出力回路図
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 ソース同期システム クロック (SSSC)
        1. 7.1.1.1 活線挿抜 / グリッチのない電源オン / オフ
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.3 熱特性

パラメータテスト条件最小値代表値最大値単位
RθJB接合部から基板への熱抵抗9℃/W
RθJC接合部からケースへの熱抵抗20℃/W
RθJP接合部からパッドへの熱抵抗1.37℃/W
PDデバイスの電力散逸 (詳細については「代表的な曲線」を参照)0V で RE、0V で DE、CL = 15pF、VID = 400mW、125MHz、その他はすべてオープン382mW