JAJST94A February   2010  – March 2024 SN65MLVD040

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1  絶対最大定格
    2. 5.2  推奨動作条件
    3. 5.3  熱特性
    4. 5.4  パッケージ定格消費電力
    5. 5.5  デバイスの電気的特性
    6. 5.6  ドライバの電気的特性
    7. 5.7  レシーバの電気的特性
    8. 5.8  バス入力および出力の電気的特性
    9. 5.9  ドライバ スイッチング特性
    10. 5.10 レシーバのスイッチング特性
    11. 5.11 代表的特性
  7. パラメータ測定情報
    1. 6.1 等価な入力および出力回路図
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 ソース同期システム クロック (SSSC)
        1. 7.1.1.1 活線挿抜 / グリッチのない電源オン / オフ
  9. デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

代表的特性

SN65MLVD040 電源電流と周波数との関係図 5-1 電源電流と周波数との関係
SN65MLVD040 差動出力電圧と周波数との関係図 5-3 差動出力電圧と周波数との関係
SN65MLVD040 差動出力電圧とパターン長との関係図 5-5 差動出力電圧とパターン長との関係
SN65MLVD040 レシーバ タイプ 1 の伝搬遅延と自由気流温度との関係図 5-7 レシーバ タイプ 1 の伝搬遅延と自由気流温度との関係
SN65MLVD040 ドライバ遷移時間と自由気流温度との関係図 5-9 ドライバ遷移時間と自由気流温度との関係
SN65MLVD040 タイプ 2 レシーバの遷移時間と自由気流温度との関係図 5-11 タイプ 2 レシーバの遷移時間と自由気流温度との関係
SN65MLVD040 レシーバ タイプ 2 の周期ジッタと周波数との関係を追加図 5-13 レシーバ タイプ 2 の周期ジッタと周波数との関係を追加
SN65MLVD040 レシーバ タイプ 1 のサイクル間ジッタと周波数との関係を追加図 5-15 レシーバ タイプ 1 のサイクル間ジッタと周波数との関係を追加
SN65MLVD040 ドライバのサイクル間ジッタと周波数との関係を追加図 5-17 ドライバのサイクル間ジッタと周波数との関係を追加
SN65MLVD040 レシーバ タイプ 1 の決定論的ジッタとデータ レートとの関係を追加図 5-19 レシーバ タイプ 1 の決定論的ジッタとデータ レートとの関係を追加
SN65MLVD040 レシーバ出力アイ パターン 250Mbps、215–1 PRBS、VCC = 3.3V |VID|= 400mVPP、VIC = 1V図 5-21 レシーバ出力アイ パターン 250Mbps、215–1 PRBS、VCC = 3.3V |VID|= 400mVPP、VIC = 1V
SN65MLVD040 電源電流と自由気流温度との関係図 5-2 電源電流と自由気流温度との関係
SN65MLVD040 差動出力電圧と周波数との関係図 5-4 差動出力電圧と周波数との関係
SN65MLVD040 ドライバ伝搬遅延と自由気流温度との関係図 5-6 ドライバ伝搬遅延と自由気流温度との関係
SN65MLVD040 レシーバ タイプ 2 の伝搬遅延と自由気流温度との関係図 5-8 レシーバ タイプ 2 の伝搬遅延と自由気流温度との関係
SN65MLVD040 タイプ 1 レシーバの遷移時間と自由気流温度との関係図 5-10 タイプ 1 レシーバの遷移時間と自由気流温度との関係
SN65MLVD040 レシーバ タイプ 1 の周期ジッタと周波数との関係を追加図 5-12 レシーバ タイプ 1 の周期ジッタと周波数との関係を追加
SN65MLVD040 周期ドライバのジッタと周波数との関係を追加図 5-14 周期ドライバのジッタと周波数との関係を追加
SN65MLVD040 レシーバ タイプ 2 のサイクル間ジッタと周波数との関係を追加図 5-16 レシーバ タイプ 2 のサイクル間ジッタと周波数との関係を追加
SN65MLVD040 レシーバ タイプ 1 の決定論的ジッタとデータ レートとの関係を追加図 5-18 レシーバ タイプ 1 の決定論的ジッタとデータ レートとの関係を追加
SN65MLVD040 ドライバ出力アイ パターン 250Mbps、215-1 PRBS、VCC = 3.3V図 5-20 ドライバ出力アイ パターン 250Mbps、215-1 PRBS、VCC = 3.3V
SN65MLVD040 レシーバ出力アイ パターン 250Mbps、215–1 PRBS、VCC = 3.3V |VID|= 800 mVPP、VIC = 1V図 5-22 レシーバ出力アイ パターン 250Mbps、215–1 PRBS、VCC = 3.3V |VID|= 800 mVPP、VIC = 1V