JAJST94A February   2010  – March 2024 SN65MLVD040

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1  絶対最大定格
    2. 5.2  推奨動作条件
    3. 5.3  熱特性
    4. 5.4  パッケージ定格消費電力
    5. 5.5  デバイスの電気的特性
    6. 5.6  ドライバの電気的特性
    7. 5.7  レシーバの電気的特性
    8. 5.8  バス入力および出力の電気的特性
    9. 5.9  ドライバ スイッチング特性
    10. 5.10 レシーバのスイッチング特性
    11. 5.11 代表的特性
  7. パラメータ測定情報
    1. 6.1 等価な入力および出力回路図
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 ソース同期システム クロック (SSSC)
        1. 7.1.1.1 活線挿抜 / グリッチのない電源オン / オフ
  9. デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

レシーバのスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)
パラメータ テスト条件 最小値 標準値 (1) 最大値 単位
tpLH 伝搬遅延時間、出力立ち上がり CL = 15pF、図 6-10を参照 2.5 4.5 6 ns
tpHL 伝搬遅延時間、出力立ち下がり 2.5 4.5 6 ns
tr 出力信号の立ち上がり時間 1.4 2.35 ns
tf 出力信号の立ち下がり時間 1.4 2.35 ns
tsk(o) 出力スキュー 350 ps
tsk(p) パルス スキュー (|tPHL - tPLH|) タイプ 1 35 210 ps
タイプ 2 150 470
tsk(pp) 部品間スキュー(2) 800 ps
tjit(per) 周期ジッタ、rms (1 標準偏差)(3) すべてのチャネルのスイッチング、125MHz クロック入力(4)図 6-12 を参照 6 ps
tjit(c-c) サイクル間ジッタ、rms (3) 13 ps
tjit(det) 確定的ジッタ(3) タイプ 1 すべてのチャネルがスイッチング、250Mbps 215–1 PRBS 入力(4)図 6-12 を参照 800 ps
タイプ 2 945 ps
tjit(r) ランダム ジッタ (3) タイプ 1 9 ps
タイプ 2 8 ps
tPZH イネーブル時間、高インピーダンスから High レベルへの出力 CL = 15pF、図 6-11を参照 15 ns
tPZL イネーブル時間、高インピーダンスから Low レベルへの出力 15 ns
tPHZ ディセーブル時間、High レベルから高インピーダンスへの出力 10 ns
tPLZ ディセーブル時間、Low レベルから高インピーダンスへの出力 10 ns
標準値はすべて 25℃で、3.3V の電源電圧を使用します。
tsk(pp) は、2 つのデバイスが同じ電源電圧、同じ温度で動作し、パッケージとテスト回路が同一である場合の、両方のデバイスの指定された任意の端子間の伝搬遅延時間の時間差です。
ジッタは、設計と特性によって保証されています。スティミュラスのジッタがこの数値から減算されました。
tr = tf = 0.5ns (10%~90%)