JAJSKL9B September   2020  – November 2022 SN65MLVD203B

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  電気特性 - ドライバ
    7. 6.7  電気特性 - レシーバ
    8. 6.8  スイッチング特性 – ドライバ
    9. 6.9  スイッチング特性 – レシーバ
    10. 6.10 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagrams
    3. 8.3 Feature Description
      1. 8.3.1 Power-On-Reset
      2. 8.3.2 ESD Protection
      3. 8.3.3 RX Maximum Jitter While DE Toggling
    4. 8.4 Device Functional Modes
      1. 8.4.1 Operation with VCC < 1.5 V
      2. 8.4.2 Operations with 1.5 V ≤ VCC < 3 V
      3. 8.4.3 Operation with 3 V ≤ VCC < 3.6 V
      4. 8.4.4 Device Function Tables
      5. 8.4.5 Equivalent Input and Output Schematic Diagrams
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Multipoint Communications
      2. 9.2.2 Design Requirements
      3. 9.2.3 Detailed Design Procedure
        1. 9.2.3.1  Supply Voltage
        2. 9.2.3.2  Supply Bypass Capacitance
        3. 9.2.3.3  Driver Input Voltage
        4. 9.2.3.4  Driver Output Voltage
        5. 9.2.3.5  Termination Resistors
        6. 9.2.3.6  Receiver Input Signal
        7. 9.2.3.7  Receiver Input Threshold (Failsafe)
        8. 9.2.3.8  Receiver Output Signal
        9. 9.2.3.9  Interconnecting Media
        10. 9.2.3.10 PCB Transmission Lines
      4. 9.2.4 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
        1. 9.4.1.1 Microstrip vs. Stripline Topologies
        2. 9.4.1.2 Dielectric Type and Board Construction
        3. 9.4.1.3 Recommended Stack Layout
        4. 9.4.1.4 Separation Between Traces
        5. 9.4.1.5 Crosstalk and Ground Bounce Minimization
        6. 9.4.1.6 Decoupling
      2. 9.4.2 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 Receiving Notification of Documentation Updates
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 Electrostatic Discharge Caution
    6. 10.6 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN65MLVD203B デバイスは、最高 200Mbps の信号速度で動作するように最適化されたマルチポイント低電圧差動信号方式 (M-LVDS) ライン・ドライバおよびレシーバです。このデバイスは、堅牢な 3.3V ドライバおよびレシーバを標準の QFN フットプリントに搭載しており、要求の厳しい産業用アプリケーション向きです。バスのピンは ESD イベントに対して強化されており、人体モデルおよび IEC 接触放電仕様について高いレベルの保護を実現しています。

本デバイスは、差動ドライバと差動レシーバ (トランシーバ) を組み合わせた製品であり、3.3V の単一電源で動作します。このトランシーバは最高 200Mbps の信号速度で動作するように最適化されています。

SN65MLVD203B は類似のデバイスよりも機能拡張されています。改良部分として、ドライバ出力のスルー・レート制御により無終端スタブからの反射を最小化し、シグナル・インテグリティ(信号品質)を強化する機能が挙げられます。これらのデバイスは、-40℃～125℃での動作が規定されています。

SN65MLVD203B M-LVDS トランシーバは、テキサス・インスツルメンツの幅広い M-LVDS ポートフォリオの一部です。

パッケージ情報(1)
部品番号 パッケージ 本体サイズ (公称)
SN65MLVD203B RUM (WQFN、16) 4.00mm × 4.00mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-8A881D58-C2A7-4F4F-89F3-FA0E99E19562-low.gif概略回路図、 SN65MLVD203B