JAJSKL9B September   2020  – November 2022 SN65MLVD203B

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  電気特性 - ドライバ
    7. 6.7  電気特性 - レシーバ
    8. 6.8  スイッチング特性 – ドライバ
    9. 6.9  スイッチング特性 – レシーバ
    10. 6.10 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagrams
    3. 8.3 Feature Description
      1. 8.3.1 Power-On-Reset
      2. 8.3.2 ESD Protection
      3. 8.3.3 RX Maximum Jitter While DE Toggling
    4. 8.4 Device Functional Modes
      1. 8.4.1 Operation with VCC < 1.5 V
      2. 8.4.2 Operations with 1.5 V ≤ VCC < 3 V
      3. 8.4.3 Operation with 3 V ≤ VCC < 3.6 V
      4. 8.4.4 Device Function Tables
      5. 8.4.5 Equivalent Input and Output Schematic Diagrams
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Multipoint Communications
      2. 9.2.2 Design Requirements
      3. 9.2.3 Detailed Design Procedure
        1. 9.2.3.1  Supply Voltage
        2. 9.2.3.2  Supply Bypass Capacitance
        3. 9.2.3.3  Driver Input Voltage
        4. 9.2.3.4  Driver Output Voltage
        5. 9.2.3.5  Termination Resistors
        6. 9.2.3.6  Receiver Input Signal
        7. 9.2.3.7  Receiver Input Threshold (Failsafe)
        8. 9.2.3.8  Receiver Output Signal
        9. 9.2.3.9  Interconnecting Media
        10. 9.2.3.10 PCB Transmission Lines
      4. 9.2.4 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
        1. 9.4.1.1 Microstrip vs. Stripline Topologies
        2. 9.4.1.2 Dielectric Type and Board Construction
        3. 9.4.1.3 Recommended Stack Layout
        4. 9.4.1.4 Separation Between Traces
        5. 9.4.1.5 Crosstalk and Ground Bounce Minimization
        6. 9.4.1.6 Decoupling
      2. 9.4.2 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 Receiving Notification of Documentation Updates
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 Electrostatic Discharge Caution
    6. 10.6 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.9 スイッチング特性 – レシーバ

推奨動作条件範囲内 (特に記述のない限り)
パラメータ テスト条件 最小値 代表値(1) 最大値 単位
tPLH 伝搬遅延時間、出力立ち上がり CL = 15pF、Figure 7-10を参照 2 6 10 ns
tPHL 伝搬遅延時間、出力立ち下がり 2 6 10 ns
tr 出力信号の立ち上がり時間 2.3 ns
tf 出力信号の立ち下がり時間 2.3 ns
tsk(p) パルス・スキュー (|tpHL – tpLH|) タイプ 1 CL = 15pF、Figure 7-10を参照 80 600 ps
tsk(pp) 部品間スキュー(2) CL = 15pF、Figure 7-10を参照 1 ns
tjit(per) 周期ジッタ、rms (1 標準偏差)(3) 62.5MHz クロック入力(4) 5 ps
tjit(per) 周期ジッタ、rms (1 標準偏差)(3) 100MHz クロック入力(4) 3 ps
tjit(pp) ピーク・ツー・ピーク・ジッタ(3)(6) タイプ 1 125Mbps 8b10b 入力(5) 130 ps
tjit(pp) ピーク・ツー・ピーク・ジッタ(3)(6) タイプ 1 200Mbps 8b10b 入力(5) 250 ps
tjit(pp) ピーク・ツー・ピーク・ジッタ(3)(6) タイプ 1 200Mbps 215 –1 PRBS 入力(5) 300 ps
tPHZ ディセーブル時間、High レベルから高インピーダンスへの出力 Figure 7-11を参照 6 10 ns
tPLZ ディセーブル時間、Low レベルから高インピーダンスへの出力 6 10 ns
tPZH イネーブル時間、高インピーダンスから High レベルへの出力 10 15 ns
tPZL イネーブル時間、高インピーダンスから Low レベルへの出力 10 15 ns
(1) 標準値はすべて 25℃で、3.3V の電源電圧を使用します。
(2) 部品間スキューは、同じ V / T 条件で動作する 2 つのデバイス間の伝搬遅延の差として定義されます。
(3) ジッタは、設計と特性によって保証されています。スティミュラスのジッタがこの数値から減算されました。
(4) VID = 200mVpp 、Vcm = 1V、tr = tf = 0.5ns (10%～90%)、30K を超えるサンプルで測定。
(5) VID = 200mVpp 、Vcm = 1 V、tr = tf = 0.5ns (10%～90%)、100K を超えるサンプルで測定。
(6) ピーク・ツー・ピーク・ジッタには、パルス・スキュー (tsk(p)) によるジッタが含まれます