高速デバイスの各電源リードまたはグランド リードは、低インダクタンスのパスを経由して PCB に接続する必要があります。最良の結果を得るには、1 つ以上のビアを使用して電源ピンまたはグランド ピンを近くのプレーンに接続します。パターンのインダクタンスの増加を避けるため、ビアをピンのすぐ隣に配置するのが理想的です。電源プレーンを基板の最上面に近づけて配置すると、実効ビアの長さと、それに関連するインダクタンスが減少します。

図 11-6 低インダクタンスで大容量の電源接続

バイパス コンデンサは V_DD ピンの近くに配置する必要があります。角の近くやパッケージの下に配置することで、ループ面積を最小限に抑えることができます。これにより、増加した容量の有効な周波数範囲が拡張されます。コンデンサのボディ インダクタンスを最小化するため、小型のコンデンサ (0402 や 0201、または X7R 表面実装コンデンサなど) を使用する必要があります。各バイパス コンデンサは、図 11-7(a) に示すように、コンデンサのパッドに接するビア経由で、電源およびグランド プレーンに接続されます。

サイズ 0402 の X7R 表面実装コンデンサのボディ インダクタンスは約 0.5nH です。30MHz を上回る程度の周波数では、X7R コンデンサは低インピーダンスのインダクタとして動作します。動作周波数範囲を数百 MHz に拡張するため、一般的に 100pF、1nF、0.03μF、0.1μF などの値のコンデンサの配列を並列に使用します。最も効果的なバイパス コンデンサは、2～3mil の間隔で、電源とグランドの層を挟んで形成できます。FR4 誘電体を 2mil で使用した場合、PCB 1 平方インチあたり約 500pF になります。

多くの高速デバイスでは、パッケージの裏面で低インダクタンスの GND 接続が提供されています。このセンター パッドは、ビアのアレイを介してグランド プレーンに接続する必要があります。ビア アレイにより、グランドへの実効インダクタンスが減少し、小型面実装 (SMT) パッケージの放熱性能が向上します。パッド接続の周囲にビアを配置することで、適切な熱の拡散と、可能な限り低いダイ温度を確保できます。2 つの GND プレーンを使用して高性能デバイスを PCB の反対側に配置すると (図 9-4 を参照)、熱伝達のための複数の経路が形成されます。

多くの場合、PCB の熱に関する問題は、あるデバイスが別のデバイスに熱を加えることで発生し、その結果、局所的な温度が非常に高くなります。熱伝達のための複数の経路がこの可能性を最小限に抑えます。多くの場合、放熱にとって非常に重要な GND パッドは、図 11-8(b) に示すようにパッド間の間隔が不十分なため、最適なデカップリング レイアウトを実現できません。この現象が発生した場合、ボードの裏面にデカップリング コンデンサを配置することで、追加のインダクタンスを最小限に抑えることができます。

V_DD ビアは、十分な半田マスク領域を確保しながら、デバイスのピンにできる限り近づけて配置することが重要です。ビアをオープンのままにすると、ハンダがパッドからビア バレルに流れる可能性があり、半田接続が不十分になります。

図 11-7 デカップリング コンデンサの標準レイアウト (a)

図 11-8 デカップリング コンデンサの標準レイアウト (b)