JAJSV15M
December 1995 – July 2024
SN74AHC139
PRODUCTION DATA
1
1
特長
2
概要
3
ピン構成および機能
4
仕様
4.1
絶対最大定格
4.2
ESD 定格
4.3
推奨動作条件
4.4
熱に関する情報
4.5
電気的特性
4.6
スイッチング特性、VCC = 3.3V ± 0.3V
4.7
スイッチング特性、VCC = 5 V ± 0.5 V
4.8
動作特性
5
パラメータ測定情報
6
詳細説明
6.1
概要
6.2
機能ブロック図
6.3
機能説明
6.3.1
平衡化された CMOS 3 ステート出力
6.3.2
標準 CMOS 入力
6.4
デバイスの機能モード
7
アプリケーションと実装
7.1
アプリケーション情報
7.2
代表的なアプリケーション
7.2.1
設計要件
7.2.1.1
電源に関する考慮事項
7.2.1.2
入力に関する考慮事項
7.2.1.3
出力に関する考慮事項
7.2.2
詳細な設計手順
7.2.3
アプリケーション曲線
7.3
電源に関する推奨事項
7.4
レイアウト
7.4.1
レイアウトのガイドライン
7.4.2
レイアウト例
8
デバイスおよびドキュメントのサポート
8.1
ドキュメントのサポート
8.1.1
関連資料
8.2
ドキュメントの更新通知を受け取る方法
8.3
サポート・リソース
8.4
商標
8.5
静電気放電に関する注意事項
8.6
用語集
9
改訂履歴
10
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
DB|16
PW|16
NS|16
N|16
RGY|16
D|16
DGV|16
サーマルパッド・メカニカル・データ
RGY|16
QFND040P
発注情報
jajsv15m_oa
jajsv15m_pm
1
特長
動作範囲:2V~5.5V
高速メモリ デコーダおよびデータ伝送システム専用に設計
2 つのイネーブル入力を備え、カスケード接続やデータ受信を簡素化
JESD 17 準拠で 250mA 超のラッチアップ性能
JESD 22 を上回る ESD 保護:
2000V、人体モデル (A114-A)
1000V、デバイス帯電モデル (C101)