JAJSP74A September   2004  – December 2022 SN74CBT3383C

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 概要 (続き)
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Switching Characteristics
    7. 7.7 Undershoot Characteristics
  8. 8 Parameter Measurement Information
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Bidirectional Data Flow With Near-Zero Propagation Delay
    4. 9.4 Device Functional Modes
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
      3. 10.2.3 Application Curve
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13Device and Documentation Support
    1. 13.1 Receiving Notification of Documentation Updates
    2. 13.2 サポート・リソース
    3. 13.3 Trademarks
    4. 13.4 Electrostatic Discharge Caution
    5. 13.5 Glossary
  14. 14Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DBQ|24
  • DW|24
  • PW|24
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • 最大 -2V の A および B ポートのオフ・アイソレーション用アンダーシュート保護
  • 伝播遅延がゼロに近い双方向データ・フロー
  • 低いオン抵抗 (ron) 特性 (ron = 3Ω：標準値)
  • 低い入力および出力容量により負荷および信号歪みが最小化 (Cio(OFF) = 8pF：標準値)
  • データおよび制御入力にアンダーシュート・クランプ・ダイオードを搭載
  • 低消費電力 (ICC = 3µA：最大値)
  • 4V～5.5V のデータ I/O で動作する VCC は、0～5V の信号レベル (0.8V、1.2V、1.5V、1.8V、2.5V、3.3V、5V) をサポート
  • 制御入力を TTL または 5V/3.3V CMOS 出力で駆動可能
  • Ioff により部分的パワーダウン・モードでの動作をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22−2000V 人体モデル (A114-B、Class II) − 1000V 荷電デバイス・モデル (C101) に準拠した ESD 性能テスト済み
  • デジタルとアナログの両方のアプリケーションに対応：PCI インターフェイス、メモリ・インターリーブ、バス絶縁、低歪みの信号ゲーティング
GUID-20220513-SS0I-GKGG-WNJ2-0NMMHMH2JFH7-low.png論理図 (正論理)