JAJSI39 October 2019 SN74HCS72-Q1
PRODUCTION DATA.
このデバイスには、2 つの独立した D タイプ負エッジ・トリガ・フリップ・フロップが含まれています。すべての入力はシュミット・トリガを備えているため、低速またはノイズの多い入力信号にも対応できます。プリセット (PRE) 入力が Low レベルのとき、出力は High になります。クリア (CLR) 入力が Low レベルのとき、出力は Low にリセットされます。プリセット機能とクリア機能は非同期であり、他方の入力レベルとは無関係です。PRE と CLR が非アクティブ (High) の場合、セットアップ時間の要件を満たすデータ (D) 入力のデータは、クロック (CLK) パルスの負方向エッジで出力 (Q、Q) に転送されます。ホールド時間が経過した後、データ (D) 入力のデータは、出力 (Q、Q) のレベルに影響を及ぼさずに変化させることができます。
型番 | パッケージ | 本体サイズ(公称) |
---|---|---|
SN74HCS72QDRQ1 | SOIC (14) | 8.70mm x 3.90mm |
SN74HCS72QPWRQ1 | TSSOP (14) | 5.00mm×4.40mm |