JAJSPE0R september   1997  – august 2023 SN74LV244A

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  ノイズ特性
    7. 6.7  動作特性
    8. 6.8  スイッチング特性：VCC = 2.5V ± 0.2V
    9. 6.9  スイッチング特性：VCC = 3.3V±0.3V
    10. 6.10 スイッチング特性：VCC = 5V±0.5V
    11. 6.11 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 平衡な CMOS 3 ステート出力
      2. 8.3.2 標準 CMOS 入力
      3. 8.3.3 部分的パワーダウン (Ioff)
      4. 8.3.4 クランプ・ダイオード構造
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 電源に関する考慮事項
      2. 9.2.2 入力に関する考慮事項
      3. 9.2.3 出力に関する考慮事項
      4. 9.2.4 詳細な設計手順
      5. 9.2.5 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.3.4 クランプ・ダイオード構造

図 8-1 は、このデバイスの入力と出力に負のクランプ・ダイオードのみが配置されていることを示しています。

注意: 「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧の定格を超えることがあります。
GUID-20200819-CA0I-DNMD-237F-GTXV0V2KG6C5-low.gif図 8-1 各入力と出力に対するクランプ・ダイオードの電気的配置