JAJSTV0 March   2024 SN74LV8T596

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7. 5.7 スイッチング特性
    8. 5.8 ノイズ特性
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 オープン ドレイン CMOS 出力
      2. 7.3.2 既知のパワーアップ状態でのラッチ論理
      3. 7.3.3 LVxT 拡張入力電圧
      4. 7.3.4 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.6 タイミング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)
パラメータ 説明 条件 VCC TA = 25℃ -40℃～85℃ -40℃～125℃ 単位
最小値 最大値 最小値 最大値 最小値 最大値
tH ホールド時間 SRCLK↑ 後の SER 1.8V 0 0 0 ns
tSU セットアップ時間 SRCLK↑ の前の SER 1.8V 7.9 9.8 9.8 ns
tSU セットアップ時間 RCLK↑ 前の SRCLK↑ 1.8V 8.1 10.1 10.1 ns
tSU セットアップ時間 SRCLK↑ 前の SRCLR が High (非アクティブ) 1.8V 2.2 3 3 ns
tSU セットアップ時間 RCLK↑ 前に SRCLR が Low 1.8V 8.9 11.2 11.2 ns
tW パルス幅 RCLK または SRCLK が High または Low 1.8V 5.9 7 7 ns
tW パルス幅 RCLR または SCRCLR が Low 1.8V 6.5 8.3 8.3 ns
tH ホールド時間 SRCLK↑ 後の SER 2.5V 0 0 0 ns
tSU セットアップ時間 SRCLK↑ の前の SER 2.5V 4.6 5.9 5.9 ns
tSU セットアップ時間 RCLK↑ 前の SRCLK↑ 2.5V 3.9 5.3 5.3 ns
tSU セットアップ時間 SRCLK↑ 前の SRCLR が High (非アクティブ) 2.5V 1.1 1.7 1.7 ns
tSU セットアップ時間 RCLK↑ 前に SRCLR が Low 2.5V 5.1 6.6 6.6 ns
tW パルス幅 RCLK または SRCLK が High または Low 2.5V 4.3 4.3 4.3 ns
tW パルス幅 RCLR または SCRCLR が Low 2.5V 4.3 5.2 5.2 ns
tH ホールド時間 SRCLK↑ 後の SER 3.3V 0 0 0 ns
tSU セットアップ時間 SRCLK↑ の前の SER 3.3V 3.2 4 4 ns
tSU セットアップ時間 RCLK↑ 前の SRCLK↑ 3.3V 2.5 3.2 3.2 ns
tSU セットアップ時間 SRCLK↑ 前の SRCLR が High (非アクティブ) 3.3V 0.7 1 1 ns
tSU セットアップ時間 RCLK↑ 前に SRCLR が Low 3.3V 3.6 4.5 4.5 ns
tW パルス幅 RCLK または SRCLK が High または Low 3.3V 4.3 4.3 4.3 ns
tW パルス幅 RCLR または SCRCLR が Low 3.3V 4.3 4.3 4.3 ns
tH ホールド時間 SRCLK↑ 後の SER 5V 0 0 0 ns
tSU セットアップ時間 SRCLK↑ の前の SER 5V 1.3 1.8 1.8 ns
tSU セットアップ時間 RCLK↑ 前の SRCLK↑ 5V 1.6 2.1 2.1 ns
tSU セットアップ時間 SRCLK↑ 前の SRCLR が High (非アクティブ) 5V 0.5 0.7 0.7 ns
tSU セットアップ時間 RCLK↑ 前に SRCLR が Low 5V 1.6 2.1 2.1 ns
tW パルス幅 RCLK または SRCLK が High または Low 5V 4.3 4.3 4.3 ns
tW パルス幅 RCLR または SCRCLR が Low 5V 4.3 4.3 4.3 ns