JAJST37U March   1994  – July 2024 SN74LVC126A

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

SN74LVC126A SN74LVC126A D、DB、DGV、NS、PW パッケージ、14 ピン SOIC、SSOP、TVSOP、SOP、TSSOP (上面図)図 4-1 SN74LVC126A D、DB、DGV、NS、PW パッケージ、14 ピン SOIC、SSOP、TVSOP、SOP、TSSOP (上面図)
SN74LVC126A SN74LVC126A BQA または RGY パッケージ 14 ピン WQFN または VQFN 上面図図 4-2 SN74LVC126A BQA または RGY パッケージ 14 ピン WQFN または VQFN 上面図
表 4-1 ピンの機能
ピン I/O(1) 説明
番号 名称
1 1OE I 出力イネーブル 1
2 1A I ゲート 1 入力
3 1Y O ゲート 1 出力
4 2OE I 出力イネーブル 2
5 2A I ゲート 2 入力
6 2Y O ゲート 2 出力
7 GND — グランド ピン
8 3Y O ゲート 3 出力
9 3A I ゲート 3 入力
10 3OE I 出力イネーブル 3
11 4Y O ゲート 4 出力
12 4A I ゲート 4 入力
13 4OE I 出力イネーブル 4
14 VCC — パワー ピン
サーマル・パッド — 正しい動作のため、GND ピンは露出したサーマル パッドに接続します。このサーマル パッドは、複数のビアを使用して内部の任意の PCB グランド プレーンに接続し、優れた熱特性を実現できます。
(1) I = 入力、O = 出力、P = 電源、FB = フィードバック、GND = グランド、 N/A = 該当なし