JAJSKB4E July   2004  – March 2024 SN74LVC1G123

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件
    7. 5.7  スイッチング特性、CL = 15pF、-40℃～85℃
    8. 5.8  スイッチング特性、CL = 50pF、–40℃～85℃
    9. 5.9  スイッチング特性、CL = 50pF、-40℃～125℃
    10. 5.10 動作特性
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • テキサス・インスツルメンツの
    NanoFree™ パッケージで提供
  • 5V VCC 動作をサポート
  • 5.5V までの入力許容電圧
  • 最大 tpd 8ns (3.3V 時)
  • すべてのポートで混合モード電圧動作をサポート
  • VCC への降圧変換をサポート
  • A および B 入力のシュミット トリガ回路により、低速の入力遷移レートにも対応
  • アクティブ High またはアクティブ Low のゲーテッド ロジック入力でエッジ トリガ可能
  • 非常に長い出力パルスに対して再トリガ可能 (最大 100% のデューティ サイクル)
  • クリアをオーバーライドすることで出力パルスを終了
  • グリッチが発生しないパワーアップ リセット出力
  • Ioff により活線挿抜、部分的パワーダウン モード、バック ドライブ保護をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22 を超える ESD 保護
    • 2000V、人体モデル (A114-A)
    • 200V、マシン モデル(A115-A)
    • 1000V、デバイス帯電モデル (C101)