ホーム ロジックと電圧変換 構成可能なプログラマブル ロジック IC マルチバイブレータ ワンショット
ホーム
ロジックと電圧変換
構成可能なプログラマブル ロジック IC
マルチバイブレータ ワンショット

SN74LVC1G123

アクティブ

シュミット トリガ入力、シングル、再トリガ可能、モノステーブル マルチバイブレータ

ご注文はこちら
データシート

SN74LVC1G123

アクティブ
データシート ご注文はこちら

製品詳細

Number of channels 1 Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Technology family LVC Input type Schmitt-Trigger Output type Push-Pull Supply current (µA) 20 IOL (max) (mA) 32 IOH (max) (mA) -32 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs, Partial power down (Ioff) Operating temperature range (°C) -40 to 125 Rating Catalog
Number of channels 1 Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Technology family LVC Input type Schmitt-Trigger Output type Push-Pull Supply current (µA) 20 IOL (max) (mA) 32 IOH (max) (mA) -32 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs, Partial power down (Ioff) Operating temperature range (°C) -40 to 125 Rating Catalog
DSBGA (YZP) 8 2.8125 mm² 2.25 x 1.25 SSOP (DCT) 8 11.8 mm² 2.95 x 4 VSSOP (DCU) 8 6.2 mm² 2 x 3.1
  • テキサス・インスツルメンツの NanoFree™ パッケージで提供
  • 5V VCC 動作をサポート
  • 5.5V までの入力許容電圧
  • 最大 tpd 8ns (3.3V 時)
  • すべてのポートで混合モード電圧動作をサポート
  • VCC への降圧変換をサポート
  • A および B 入力のシュミット トリガ回路により、低速の入力遷移レートにも対応
  • アクティブ High またはアクティブ Low のゲーテッド ロジック入力でエッジ トリガ可能
  • 非常に長い出力パルスに対して再トリガ可能 (最大 100% のデューティ サイクル)
  • クリアをオーバーライドすることで出力パルスを終了
  • グリッチが発生しないパワーアップ リセット出力
  • Ioff により活線挿抜、部分的パワーダウン モード、バック ドライブ保護をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22 を超える ESD 保護
    • 2000V、人体モデル (A114-A)
    • 200V、マシン モデル(A115-A)
    • 1000V、デバイス帯電モデル (C101)
  • テキサス・インスツルメンツの NanoFree™ パッケージで提供
  • 5V VCC 動作をサポート
  • 5.5V までの入力許容電圧
  • 最大 tpd 8ns (3.3V 時)
  • すべてのポートで混合モード電圧動作をサポート
  • VCC への降圧変換をサポート
  • A および B 入力のシュミット トリガ回路により、低速の入力遷移レートにも対応
  • アクティブ High またはアクティブ Low のゲーテッド ロジック入力でエッジ トリガ可能
  • 非常に長い出力パルスに対して再トリガ可能 (最大 100% のデューティ サイクル)
  • クリアをオーバーライドすることで出力パルスを終了
  • グリッチが発生しないパワーアップ リセット出力
  • Ioff により活線挿抜、部分的パワーダウン モード、バック ドライブ保護をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22 を超える ESD 保護
    • 2000V、人体モデル (A114-A)
    • 200V、マシン モデル(A115-A)
    • 1000V、デバイス帯電モデル (C101)

SN74LVC1G123 デバイスはシングル再トリガ可能モノステーブル マルチバイブレータで、1.65V～5.5V の VCC で動作するよう設計されています。

このモノステーブル マルチバイブレータは、出力パルスの持続時間を制御するために、3 つの手法を採用しています。1 番目の方法では、A 入力が Low のときに、B 入力が High に遷移します。2 番目の方法では、B 入力が High のときに、A 入力が Low に遷移します。3 番目の方法では、A 入力が Low、B 入力が High のときに、クリア (CLR) 入力が High に遷移します。

出力パルス幅は、外付けの抵抗と容量の値を選択することで設定されます。外付けタイミング コンデンサは Cext と Rext/Cext (正極側) の間に接続する必要があります。外付け抵抗は Rext/Cext と VCC の間に接続する必要があります。パルス幅を可変させるには、Rext/Cext と VCC の間に外付けの可変抵抗を接続します。CLR を Low にすることで、出力パルスの持続時間を低減することもできます。

パルスのトリガは特定の電圧レベルで発生し、入力パルスの遷移時間とは直接関係しません。A および B 入力は、入力の遷移速度が遅くても出力にジッタを発生させずにパルス生成するのに十分なヒステリシスを持ったシュミット トリガを備えています。

SN74LVC1G123 デバイスはシングル再トリガ可能モノステーブル マルチバイブレータで、1.65V～5.5V の VCC で動作するよう設計されています。

このモノステーブル マルチバイブレータは、出力パルスの持続時間を制御するために、3 つの手法を採用しています。1 番目の方法では、A 入力が Low のときに、B 入力が High に遷移します。2 番目の方法では、B 入力が High のときに、A 入力が Low に遷移します。3 番目の方法では、A 入力が Low、B 入力が High のときに、クリア (CLR) 入力が High に遷移します。

出力パルス幅は、外付けの抵抗と容量の値を選択することで設定されます。外付けタイミング コンデンサは Cext と Rext/Cext (正極側) の間に接続する必要があります。外付け抵抗は Rext/Cext と VCC の間に接続する必要があります。パルス幅を可変させるには、Rext/Cext と VCC の間に外付けの可変抵抗を接続します。CLR を Low にすることで、出力パルスの持続時間を低減することもできます。

パルスのトリガは特定の電圧レベルで発生し、入力パルスの遷移時間とは直接関係しません。A および B 入力は、入力の遷移速度が遅くても出力にジッタを発生させずにパルス生成するのに十分なヒステリシスを持ったシュミット トリガを備えています。
filter その他の マルチバイブレータ ワンショット を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
31 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVC1G123 シュミット・トリガ入力、シングル、再トリガ可能、 モノステーブル・マルチバイブレータ データシート (Rev. E 翻訳版) PDF | HTML 英語版 (Rev.E) PDF | HTML 2024年 8月 7日
製品概要 Configurable Timed Reset Using Discrete Logic (Rev. A) PDF | HTML 2023年 5月 2日
アプリケーション・ノート The Davies Sinusoidal Generator PDF | HTML 2022年 10月 31日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
アプリケーション・ノート Designing With the SN74LVC1G123 Monostable Multivibrator (Rev. A) PDF | HTML 2020年 3月 13日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ～ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ～ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

HSPICE Model for SN74LVC1G123

SCEJ262.ZIP (98 KB) - HSpice Model
ダウンロード
シミュレーション・モデル

SN74LVC1G123 IBIS Model

SCEM427.ZIP (45 KB) - IBIS Model
ダウンロード
リファレンス・デザイン

TIDA-060008 — RS-232 信号を RS-485 信号に変換するリファレンス・デザイン

This reference design provides a circuit of converting RS-232 signaling to RS-485 signaling. This allows for long-distance communication, since the range supported by RS-232 is normally less than 50 feet while the range for RS-485's can exceed 1000 feet. The design implements bidirectional (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0056 — BeagleBone Black 上の PRU-ICSS 付きサーマル・プリントのリファレンス・デザイン

The Programmable Realtime Unit – Industrial Communications Sub-System (PRU-ICSS) is a versatile component of the AM335x SoC that enables real-time, deterministic, fast GPIO control, even when running a non-deterministic operating system. This reference design provides a concrete use case and (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
DSBGA (YZP) 8 Ultra Librarian
SSOP (DCT) 8 Ultra Librarian
VSSOP (DCU) 8 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ