JAJSEH7E August   2004  – January 2018 SN74LVC1G139

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     Device Images
      1.      概略回路図
  4. 改訂履歴
  5. Pin Configuration and Functions
    1.     Pin Functions
  6. Specification
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Operating Characteristics
  7. Typical Characteristics
  8. Parameter Measurement Information
  9. Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
    4. 9.4 Device Functional Modes
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
      3. 10.2.3 Application Curve
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 コミュニティ・リソース
    3. 13.3 商標
    4. 13.4 静電気放電に関する注意事項
    5. 13.5 Glossary
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

SN74LVC1G139 2-to-4ライン・デコーダは、1.65V~5.5VのVCCで動作するように設計されています。

SN74LVC1G139 2-to-4ライン・デコーダは、伝搬遅延時間を極めて短くする必要がある、高速メモリ・デコーディングやデータ・ルーティングといった用途に適しています。高性能メモリ・システムでは、このデコーダを使用することにより、システム・デコードの影響を最小限に抑制できます。高速イネーブル回路を使用する高速メモリと組み合わせた場合、このデコーダの遅延時間とメモリのイネーブル時間は通例、メモリの標準的なアクセス時間を下回ります。これは、SN74LVC1G139による実効的なシステム遅延時間は極めて短いということを意味しています。

NanoStarおよびNanoFreeパッケージは、デバイス・パッケージの概念を大きく変える技術であり、ダイをパッケージとして使用します。

このデバイスは、Ioffを使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff回路が出力をディスエーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

製品情報(1)

型番パッケージ本体サイズ(公称)
SN74LVC1G139DCT SM8 (8) 2.95mm×2.80mm
SN74LVC1G139DCU VSSOP (8) 2.30mm×2.00mm
SN74LVC1G139YZP DSBGA (8) 1.91mm×0.91mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。