JAJSKN3A
November 2020 – March 2023
SN74LXC8T245
PRODUCTION DATA
1
特長
2
アプリケーション
3
説明
4
改訂履歴
5
ピン構成および機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.6
スイッチング特性、VCCA = 1.2 ± 0.1V
6.7
スイッチング特性、VCCA = 1.5 ± 0.1V
6.8
スイッチング特性、VCCA = 1.8 ± 0.15V
6.9
スイッチング特性、VCCA = 2.5 ± 0.2V
6.10
スイッチング特性、VCCA = 3.3 ± 0.3V
6.11
スイッチング特性、VCCA = 5.0 ± 0.5V
6.12
スイッチング特性:Tsk、TMAX
6.13
動作特性
6.14
代表的特性
7
パラメータ測定情報
7.1
負荷回路および電圧波形
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
プルダウン内蔵の CMOS シュミット・トリガ入力
8.3.1.1
ダイナミック・プルダウン抵抗内蔵の I/O
8.3.1.2
スタティック・プルダウン抵抗内蔵の制御入力
8.3.2
バランスのとれた高駆動能力の CMOS プッシュプル出力
8.3.3
部分的パワーダウン (Ioff)
8.3.4
VCC の絶縁および VCC の接続解除 (Ioff-float)
8.3.5
過電圧許容入力
8.3.6
グリッチの発生しない電源シーケンシング
8.3.7
負のクランプ・ダイオード
8.3.8
フル構成可能なデュアル・レール設計
8.3.9
高速変換をサポート
8.4
デバイスの機能モード
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
設計要件
9.2.2
詳細な設計手順
10
電源に関する推奨事項
11
レイアウト
11.1
レイアウトのガイドライン
11.2
レイアウト例
12
デバイスおよびドキュメントのサポート
12.1
デバイスのサポート
12.1.1
規制要件
12.2
ドキュメントの更新通知を受け取る方法
12.3
サポート・リソース
12.4
商標
12.5
静電気放電に関する注意事項
12.6
用語集
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RHL|24
MPQF163I
DGS|24
MPSS138
PW|24
MPDS363A
サーマルパッド・メカニカル・データ
発注情報
jajskn3a_oa
1
特長
完全に構成可能なデュアル・レール設計により、各ポートは 1.1V~5.5V で動作可能
堅牢でグリッチの発生しない電源シーケンシング
3.3V~5.0V で最高 420Mbps をサポート
シュミット・トリガ入力により低速またはノイズの多い入力に対応
ダイナミック・プルダウン抵抗を内蔵した I/O
により、外付け部品数の削減が可能
スタティック・プルダウン抵抗を内蔵した制御入力
により、制御入力のフローティングが可能
高い駆動強度 (5V で最大 32mA)
低い消費電力:
最大 4µA (25℃)
最大 12µA (–40℃~125℃)
V
CC
絶縁および V
CC
切断 (I
off-float
)
機能
どちらかの V
CC
電源が 100mV 未満になった場合または切断された場合、すべての I/O がプルダウンされた後に高インピーダンス状態に移行
I
off
により部分的パワーダウン・モードでの動作をサポート
LVC ファミリのレベル・シフタと互換
制御ロジック (DIR および
OE
) は V
CCA
基準
動作温度範囲:-40℃~+125℃
JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
JESD 22 を上回る ESD 保護
人体モデルで 4000V
荷電デバイス・モデルで 1000V