JAJSKN3A November   2020  – March 2023 SN74LXC8T245

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 説明
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  スイッチング特性、VCCA = 1.2 ± 0.1V
    7. 6.7  スイッチング特性、VCCA = 1.5 ± 0.1V
    8. 6.8  スイッチング特性、VCCA = 1.8 ± 0.15V
    9. 6.9  スイッチング特性、VCCA = 2.5 ± 0.2V
    10. 6.10 スイッチング特性、VCCA = 3.3 ± 0.3V
    11. 6.11 スイッチング特性、VCCA = 5.0 ± 0.5V
    12. 6.12 スイッチング特性：Tsk、TMAX
    13. 6.13 動作特性
    14. 6.14 代表的特性
  7. 7 パラメータ測定情報
    1. 7.1 負荷回路および電圧波形
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 プルダウン内蔵の CMOS シュミット・トリガ入力
        1. 8.3.1.1 ダイナミック・プルダウン抵抗内蔵の I/O
        2. 8.3.1.2 スタティック・プルダウン抵抗内蔵の制御入力
      2. 8.3.2 バランスのとれた高駆動能力の CMOS プッシュプル出力
      3. 8.3.3 部分的パワーダウン (Ioff)
      4. 8.3.4 VCC の絶縁および VCC の接続解除 (Ioff-float)
      5. 8.3.5 過電圧許容入力
      6. 8.3.6 グリッチの発生しない電源シーケンシング
      7. 8.3.7 負のクランプ・ダイオード
      8. 8.3.8 フル構成可能なデュアル・レール設計
      9. 8.3.9 高速変換をサポート
    4. 8.4 デバイスの機能モード
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイスのサポート
      1. 12.1.1 規制要件
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.3.3 部分的パワーダウン (Ioff)

デバイスがパワーダウンすると、このデバイスの入力と出力は高インピーダンス状態に入り、デバイスへの電流の逆流が抑止されます。デバイス上の任意の入力や出力との間の最大リーケージは、「電気的特性」の Ioff で規定されます。