JAJSSZ3E February   1990  – February 2024 SN751177 , SN751178

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Thermal Information
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Driver Sections
      1. 5.4.1 Electrical Characteristics
      2. 5.4.2 Switching Characteristics
      3. 5.4.3 Symbol Equivalents
    5. 5.5 Receiver Sections
      1. 5.5.1 Electrical Characteristics
      2. 5.5.2 Switching Characteristics
  7. 6 Parameter Measurement Information
  8. 7 Detailed Description
    1. 7.1 Device Functional Modes
  9. 8 Device and Documentation Support
    1. 8.1 Documentation Support
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • NS|16
  • N|16
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN751177 および SN751178 デュアル差動ドライバ / レシーバは、最大 10Mbit の速度で平衡マルチポイント バス伝送を実現するように設計されたモノリシック集積回路です。これらのデバイスは、長いバス ラインでの全二重データ通信の性能を向上させるように設計されており、ANSI 規格 TIA/EIA-422-B および TIA/EIA-485-A と ITU 勧告 V.10 および V.11 に適合しています。

SN751177 および SN751178 のドライバ出力は正と負の両方の電流を制限し、伝送バス ラインのライン フォルト状態からのサーマル シャットダウン保護が可能です。

レシーバは少なくとも 12kΩ の高入力インピーダンスを備え、入力感度は -12V～12V の同相入力電圧範囲で ±200mV、入力ヒステリシスは 50mV (標準値) です。フェイルセーフ設計により、レシーバ入力はオープンとなり、レシーバ出力は常に High になります。

SN751177 および SN751178 は −20℃～85℃で動作が規定されています。

パッケージ情報
部品番号パッケージ(1)パッケージ サイズ(2)
SN751177
SN751178		PDIP (N、16)19.3mm × 9.4mm
SO (NS、16)10.2mm × 7.8mm
(1) 詳細については、セクション 10を参照してください。
(2) パッケージ サイズ (長さ×幅) は公称値で、該当する場合はピンも含まれます。
GUID-0E1C0824-CF0E-4437-940B-252856455D94-low.png論理記号(1)
GUID-93A141EE-9699-4A97-A99B-9C8C6E4979E7-low.png論理図 (正論理)
†. これらの記号は ANSI/IEEE 規格 91-1984 と IEC Publication 617-12 に準拠しています。