JAJSVG1A August   2024  – August 2025 TAS2120

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 デバイスの機能モード
      1. 6.3.1 動作モード
        1. 6.3.1.1 ハードウェア シャットダウン
        2. 6.3.1.2 ハードウェア構成モード
        3. 6.3.1.3 ソフトウェア電力モード制御とソフトウェア リセット
        4. 6.3.1.4 効率および省電力モード
          1. 6.3.1.4.1 ノイズ ゲート
          2. 6.3.1.4.2 音楽用効率モード
          3. 6.3.1.4.3 VDD Y ブリッジ
          4. 6.3.1.4.4 Class-H 昇圧
        5. 6.3.1.5 2S バッテリ モード
        6. 6.3.1.6 外部 PVDD モード
      2. 6.3.2 フォルトとステータス
        1. 6.3.2.1 割り込み生成およびクリア
    4. 6.4 機能説明
      1. 6.4.1  PurePath™ Console 3 ソフトウェア
      2. 6.4.2  再生信号パス
        1. 6.4.2.1 デジタル ボリューム制御およびアンプ出力レベル
        2. 6.4.2.2 ハイパス フィルタ
        3. 6.4.2.3 Class-D アンプ
        4. 6.4.2.4 ブラウンアウト防止機能付き電源トラッキング リミッタ
          1. 6.4.2.4.1 電圧リミッタおよびクリッピング保護
        5. 6.4.2.5 トーン ジェネレータ
      3. 6.4.3  デジタル オーディオ シリアル インターフェイス
        1. 6.4.3.1 デジタル ループバック
      4. 6.4.4  内部昇圧
      5. 6.4.5  昇圧共有
      6. 6.4.6  外部 Class-H 昇圧コントローラ
      7. 6.4.7  電源電圧モニタ
      8. 6.4.8  過熱保護
      9. 6.4.9  クロックおよび PLL
        1. 6.4.9.1 自動クロックに基づくウェークアップおよびクロック エラー
      10. 6.4.10 デジタル IO ピン
    5. 6.5 プログラミング
      1. 6.5.1 I2C 制御インターフェイス
      2. 6.5.2 I2C アドレスの選択
      3. 6.5.3 一般的な I2C の動作
      4. 6.5.4 I2C のシングル バイトおよびマルチ バイト転送
      5. 6.5.5 I2C のシングル バイト書き込み
      6. 6.5.6 I2C のマルチ バイト書き込み
      7. 6.5.7 I2C のシングル バイト読み出し
      8. 6.5.8 I2C のマルチ バイト読み出し
  8. 7 レジスタ マップ
    1. 7.1  ページ 0 レジスタ
    2. 7.2  PAGE 1 レジスタ
    3. 7.3  PAGE 2 レジスタ
    4. 7.4  PAGE 3 レジスタ
    5. 7.5  PAGE 4 レジスタ
    6. 7.6  PAGE 5 レジスタ
    7. 7.7  PAGE 6 レジスタ
    8. 7.8  PAGE 7 レジスタ
    9. 7.9  PAGE 8 レジスタ
    10. 7.10 BOOK100 PAGE9 レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 モノラル / ステレオの構成
        2. 8.2.2.2 昇圧コンバータ パッシブ デバイス
        3. 8.2.2.3 EMI パッシブ デバイス
        4. 8.2.2.4 その他のパッシブ デバイス
      3. 8.2.3 アプリケーション特性の波形
    3. 8.3 推奨事項および禁止事項
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.3.1.5 2S バッテリ モード

TAS2120は、単セル直列 (1S) の Li-ion バッテリ (2.5V 〜 5.5V) や、2 直列セル (2S) のバッテリ (4.7V 〜 10V) など、さまざまなバッテリ システムに対応するよう構成できます。デバイスに 2S バッテリが選択されている場合、以下の図は 2S バッテリを接続するためのシステムにおける概念的な接続を示しています。2S バッテリ動作に設定されている場合、デバイスの VBAT ピンは内部ブロックのバイアス用に使用され、3.0V 〜 5.5V の範囲で外部電源から供給する必要があります。

TAS2120 2S バッテリ モードのシステム構成図 6-2 2S バッテリ モードのシステム構成

内部バッテリ電圧モニタは、デフォルトで VBAT ピンで行われているセンシングを、VBAT_SNS ピンでの電圧センシングに切り替える必要があります。SEL_VBAT_MODE[1:0] は、1S または 2S バッテリ システムの内部電圧モニタとデバイス構成を設定します。

SEL_VBAT_MODE[1:0] が 10 に設定されている場合、たとえば 2S 動作モードではデバイスの内部バイアス電圧を VBAT_BIAS_SELx レジスタに基づいて構成する必要があります。VBAT ピンの電圧がセンター タップから、または 2S バッテリ電圧の半分から利用できる場合、VBAT_BIAS_SEL1 を high に設定する必要があります。その他の VBAT 電圧構成では、VBAT_BIAS_SEL1 を Low に設定し、適切な VBAT_BIAS_SEL2 構成を選択する必要があります。

表 6-13 バッテリ モードの選択
SEL_VBAT_MODE[1:0] 構成
00 (デフォルト) VBAT ピンの電圧モニタ。1S 動作モード
01 VBAT_SNS ピンの電圧モニタ。1S 動作モード
10 VBAT_SNS ピンの電圧モニタ。2S 動作モード
11 予約済み
表 6-14 VBAT ピンのバイアス電圧セレクタ
VBAT_BIAS_SEL1 構成
0 (デフォルト) VBAT_BIAS_SEL2 レジスタに基づく VBAT ピンのバイアス
1 VBAT ピンの電圧は 2S バッテリ電圧の半分です
表 6-15 VBAT ピンのバイアス電圧セレクタ
VBAT_BIAS_SEL2[1:0] 構成
00 予約済み
01 (デフォルト) VBAT ピンの最小電圧 > 2.9V
10 VBAT ピンの最小電圧 > 3.3V
11 VBAT ピンの最小電圧 > 3.7V