JAJSVX9A December   2024  – January 2026 TAS5815

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5.   デバイス比較表
  6. 4 ピン構成および機能
  7. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
      1. 5.7.1 BD 変調によるブリッジ接続負荷 (BTL) 構成曲線
      2. 5.7.2 1SPW 変調によるブリッジ接続負荷 (BTL) 構成曲線
      3. 5.7.3 BD 変調による並列ブリッジ接続負荷 (PBTL) 構成
      4. 5.7.4 1SPW 変調による並列ブリッジ接続負荷 (PBTL) 構成
  8. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電源
      2. 6.3.2 デバイス クロッキング
      3. 6.3.3 シリアル オーディオ ポート — クロック速度
      4. 6.3.4 シリアル オーディオ ポート — データ形式とビット深度
      5. 6.3.5 クロック HALT 自動回復
      6. 6.3.6 サンプル レートの即時変更
      7. 6.3.7 デジタル オーディオ処理
      8. 6.3.8 Class-D オーディオ アンプ
        1. 6.3.8.1 スピーカ アンプ ゲイン選択
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ソフトウェア コントローラ
      2. 6.4.2 スピーカ アンプの動作モード
        1. 6.4.2.1 BTL モード
        2. 6.4.2.2 PBTL モード
      3. 6.4.3 低 EMI モード
        1. 6.4.3.1 スペクトラム拡散による EMI 最小化
        2. 6.4.3.2 チャネル間位相シフトによる EMI の最小化
        3. 6.4.3.3 複数デバイスの PWM 位相同期による EMI の最小化
      4. 6.4.4 サーマル フォールドバック
      5. 6.4.5 デバイスの状態制御
      6. 6.4.6 デバイス変調
        1. 6.4.6.1 BD 変調
        2. 6.4.6.2 1SPW 変調
        3. 6.4.6.3 ハイブリッド変調
      7. 6.4.7 負荷検出
        1. 6.4.7.1 短絡負荷検出
        2. 6.4.7.2 開放負荷検出
    5. 6.5 プログラミングと制御
      1. 6.5.1 I2C シリアル通信バス
      2. 6.5.2 ターゲット アドレス
        1. 6.5.2.1 ランダム書き込み
        2. 6.5.2.2 ランダム読み出し
        3. 6.5.2.3 シーケンシャル書き込み
        4. 6.5.2.4 シーケンシャル読み出し
        5. 6.5.2.5 DSP メモリ ブック、ページおよび BQ を更新
        6. 6.5.2.6 使用例
        7. 6.5.2.7 チェックサム
          1. 6.5.2.7.1 巡回冗長性検査 (CRC) チェックサム
          2. 6.5.2.7.2 排他 または (XOR) チェックサム
      3. 6.5.3 ソフトウェアによる制御
        1. 6.5.3.1 起動手順
        2. 6.5.3.2 シャットダウン手順
        3. 6.5.3.3 保護および監視
          1. 6.5.3.3.1 過電流シャットダウン (OCSD)
          2. 6.5.3.3.2 DC 検出
          3. 6.5.3.3.3 デバイス過熱保護機能
          4. 6.5.3.3.4 過電圧保護
          5. 6.5.3.3.5 低電圧保護
          6. 6.5.3.3.6 クロック障害
  9. 7 レジスタ マップ
    1. 7.1 ポート コントロール レジスタ
  10. 8 アプリケーションと実装
    1. 8.1 使用上の注意
      1. 8.1.1 ブートストラップ コンデンサ
      2. 8.1.2 インダクタの選択
      3. 8.1.3 電源のデカップリング
      4. 8.1.4 出力 EMI フィルタリング
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 2.0 (ステレオBTL) システム
        1. 8.2.1.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステップ 1：ハードウェア統合
        2. 8.2.2.2 ステップ 2：スピーカ チューニング
        3. 8.2.2.3 ステップ 3：ソフトウェアの統合
      3. 8.2.3 モノラル (PBTL) システム
        1. 8.2.3.1 設計要件
      4. 8.2.4 Advanced 2.1 System (2 つの TAS5815 デバイス)
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 DVDD 電源
      2. 8.3.2 PVDD 電源
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 オーディオ アンプの一般的なガイドライン
        2. 8.4.1.2 PVDD ネットワーク上の PVDD バイパス コンデンサの配置の重要性
        3. 8.4.1.3 最適化済みの放熱特性
          1. 8.4.1.3.1 デバイス、銅線、およびコンポーネントのレイアウト
          2. 8.4.1.3.2 ステンシル パターン
            1. 8.4.1.3.2.1 PCB のフットプリントとビアの配置
            2. 8.4.1.3.2.2 半田ステンシル
      2. 8.4.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 デバイスの命名規則
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  12. 10改訂履歴
  13. 11メカニカルおよびパッケージ情報
    1. 11.1 付録：パッケージ オプション
    2. 11.2 テープおよびリール情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

TAS5815 PWP (TSSOP) パッケージ、28 ピン パッドダウン、上面図図 4-1 PWP (TSSOP) パッケージ、28 ピン パッドダウン、上面図
表 4-1 TSSOP28 パッケージのピン機能
ピン タイプ(1) 説明
番号 名称
1 DGND P デジタル グランド
2 DVDD P 3.3V/1.8V デジタル電源
3 ADR/FAULT DI/O 抵抗値 (プル アップ / プル ダウンと DVDD/GND の間) の表により、デバイスの I2C アドレスが決定されます。

このピンは、電源投入後、パワー アップ ビット後にレジスタ ビットに 1 を書き込むことによりプログラムできます。このモードでは、ADR/ FAULT は FAULT として再定義されます。
4 VR_DIG P 内部で安定化された 1.5V デジタル電源電圧。このピンを外部デバイスの駆動に使用しないでください
5 DGND P デジタル グランド
6 LRCLK DI 入力シリアル オーディオ データ左 / 右クロック (サンプル レート クロック)
7 SCLK DI シリアル オーディオ データ クロック (シフト クロック)。SCLK は、シリアル オーディオ ポートの入力データ ビット クロックです。
8 SDIN DI シリアル オーディオ データ入力。SDIN は、3 つのディスクリート (ステレオ) データ フォーマットをサポートしています
9 SDOUT DO シリアル オーディオ データ出力、ソース データは Pre-DSP または Post-DSP として選択できます。
10 SDA DI/O I2C シリアル制御データ インターフェイス入出力
11 SCL DI I2C シリアル制御クロック入力
12 PDN DI パワーダウン、アクティブ low。PDN は、アンプをシャットダウン状態にし、すべての内蔵レギュレータをオフにします。
13 AVDD P 内部的に安定化された 5V アナログ電源電圧。このピンを外部デバイスの駆動に使用しないでください。
14 AGND G アナログ グランド
15 PVDD P PVDD 電圧入力
16 PVDD P PVDD 電圧入力
17 OUT_B+ PO 差動スピーカ アンプ出力 B の正側ピン
18 BST_B+ P OUT_B+ ブートストラップ コンデンサの接続ポイント。これを使用して、OUT_B+ のハイサイド ゲート駆動用の電源を生成します
19 PGND G 電源デバイス回路用のグランド リファレンス。このピンはシステム グランドに接続します
20 OUT_B- なし 差動スピーカ アンプ出力 B- の負側ピン
21 BST_B- P OUT_B- ブートストラップ コンデンサの接続ポイント。これを使用して、OUT_B- のハイサイド ゲート駆動用の電源を生成します
22 BST_A- P OUT_A- ブートストラップ コンデンサの接続ポイント。これを使って、OUT_A- のハイサイド ゲート駆動用の電源を作成します
23 OUT_A- なし 差動スピーカ アンプ出力 A- の負側ピン
24 PGND G 電源デバイス回路用のグランド リファレンス。このピンはシステム グランドに接続します
25 BST_A + P OUT_A+ ブートストラップ コンデンサの接続ポイント。これを使って、OUT_A+ のハイサイド ゲート駆動用の電源を作成します
26 OUT_A+ PO 差動スピーカ アンプ出力 A+ の正側ピン
27 PVDD P PVDD 電圧入力
28 PVDD P PVDD 電圧入力
PowerPADTM G 最高のシステム性能を得るため、グランド接続されたヒートシンクに接続してください。
(1) AI = アナログ入力、AO = アナログ出力、DI = デジタル入力、DO = デジタル出力、DI/O = デジタル双方向 (入力および出力)、PO = 正出力、NO = 負出力、P = 電源、G = グランド (0V)