JAJSOC1H March   2000  – March 2022 TFP401 , TFP401A

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 概要 (続き)
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings (1)
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 DC Digital I/O Electrical Characteristics
    6. 7.6 DC Electrical Characteristics
    7. 7.7 AC Electrical Characteristics
    8. 7.8 Typical Characteristics
  8. 8 Parameter Measurement Information
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 TMDS Pixel Data and Control Signal Encoding
      2. 9.3.2 TFP401/401A Clocking and Data Synchronization
      3. 9.3.3 TFP401/401A TMDS Input Levels and Input Impedance Matching
      4. 9.3.4 TFP401A Incorporates HSYNC Jitter Immunity
    4. 9.4 Device Functional Modes
      1. 9.4.1 TFP401/401A Modes of Operation
      2. 9.4.2 TFP401/401A Output Driver Configurations
        1. 9.4.2.1 Output Driver Power Down
        2. 9.4.2.2 Drive Strength
        3. 9.4.2.3 Time-Staggered Pixel Output
        4. 9.4.2.4 Power Management
        5. 9.4.2.5 Sync Detect
  10. 10Applications and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
        1. 10.2.2.1 Data and Control Signals
        2. 10.2.2.2 Configuration Options
        3. 10.2.2.3 Power Supplies Decoupling
      3. 10.2.3 Application Curve
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
      1. 12.1.1 Layer Stack
      2. 12.1.2 Routing High-Speed Differential Signal Traces (RxC–, RxC+, Rx0–, Rx0+, Rx1–, Rx1+, Rx2–, Rx2+)
      3. 12.1.3 DVI Connector
    2. 12.2 Layout Example
    3. 12.3 TI PowerPAD 100-TQFP Package
  13. 13Device and Documentation Support
    1. 13.1 Receiving Notification of Documentation Updates
    2. 13.2 サポート・リソース
    3. 13.3 Trademarks
    4. 13.4 Electrostatic Discharge Caution
    5. 13.5 Glossary
  14. 14Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • 最高 165MHz のピクセル・レートをサポート (1080p および WUXGA、60Hz を含む)
  • Digital Visual Interface (DVI) 仕様に準拠 (1)
  • True Color、24 ビット/ピクセル、16.7M 色、1 クロックにつき1 ピクセルまたは 2 ピクセル
  • レーザー・トリムされた内部終端抵抗により、最適な固定インピーダンス整合を実現
  • 最大 1 ピクセル・クロック・サイクルまでのスキュー許容
  • 4x オーバーサンプリング
  • 消費電力の削減 - 3.3V の I/O および電源による 1.8V コア動作 (2)
  • 時間差のあるピクセル出力を使用してグランド・バウンスを低減
  • TI PowerPAD™ パッケージを使用して低いノイズと優れた消費電力を実現
  • TI 0.18 µm EPIC-5 CMOS プロセスを使用した高度なテクノロジー
  • TFP401A は HSYNC ジッタ耐性を備えています。 (3)
1. Digital Visual Interface仕様 (DVI) は、デジタルディスプレイへの高速デジタル接続のために Digital Display Working Group (DDWG) によって開発された業界標準です。TPF401 および TFP401A は、 DVI 仕様 Rev. 1.0 に準拠しています。
2. TFP401/401A は、電圧レギュレータを内蔵しており、外部 3.3V 電源から 1.8V コア電源を生成します。
3. TFP401A には、安定した HSYNC を生成するための追加回路が搭載されており、DVI トランスミッタの送信する HSYNC 信号に望ましくないジッタが含まれる場合にも対応可能です。