JAJSRD1B August   2014  – February 2024 THS4541

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性:(Vs+) – Vs– = 5V
    6. 6.6 電気的特性:(Vs+) – Vs– = 3 V
    7. 6.7 代表的特性 (5V 単一電源)
    8. 6.8 代表的特性:3V 単一電源
    9. 6.9 代表的特性:電源電圧範囲:3V~5V
  8. パラメータ測定情報
    1. 7.1 特性評価回路の例
    2. 7.2 周波数応答の形状係数
    3. 7.3 I/O ヘッドルームに関する検討事項
    4. 7.4 出力 DC 誤差およびドリフトの計算値と、抵抗の不均衡の影響
    5. 7.5 ノイズ解析
    6. 7.6 高調波歪みに影響を与える要因
    7. 7.7 容量性負荷の駆動
    8. 7.8 熱解析
  9. 詳細説明
    1. 8.1 概要
      1. 8.1.1 用語とアプリケーションの前提条件
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 差動 I/O
      2. 8.3.2 パワーダウン制御ピン (PD)
        1. 8.3.2.1 電源シャットダウン動作時の特長
      3. 8.3.3 入力オーバードライブ動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 シングルエンド ソースから差動出力への動作
        1. 8.4.1.1 シングルエンド入力から差動出力への変換における AC 結合信号パスの検討事項
        2. 8.4.1.2 シングルエンドから差動への変換における DC 結合入力信号パスの検討事項
        3. 8.4.1.3 FDA のシングルエンドから差動構成への変換を行うための抵抗設計式
        4. 8.4.1.4 シングルエンドから差動 FDA 構成における入力インピーダンス
      2. 8.4.2 差動入力から差動出力への動作
        1. 8.4.2.1 AC 結合された差動入力から差動出力への設計の問題
        2. 8.4.2.2 DC 結合された差動入力から差動出力への設計の問題
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 Designing Attenuators
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 高性能 ADC とのインターフェイス
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 TINA シミュレーション・モデルの機能
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

シングルエンドから差動 FDA 構成における入力インピーダンス

これまでの設計には、ソース インピーダンス Rs が含まれており、Rt および Rg1 によってマッチングされる必要があります。図 7-3 の回路の Rt および Rg1 の接合部の合計インピーダンスは、Rt からグランドまでの並列な組み合わせになり、Rg1 で表される ZA (アクティブ インピーダンス) です。差動分圧バランスを得るために Rg2 を設定した ZA の式は、式 11 のようになります。

式 11. GUID-72610115-C26B-4193-A776-CBDF5182ACB2-low.gif

インピーダンスのマッチングを必要としない設計では、別のアンプの低インピーダンス出力から供給されます。例えば、Rg1 = Rg2 は、グランドへの Rt がない状態で、シングルから差動への設計に使用されます。式 11 で Rg1 = Rg2 = Rg と設定すると、式 12 に示すように、低インピーダンスのシングルエンド ソースから差動出力に駆動する単純な入力 FDA の入力インピーダンスを求めることができます。

式 12. GUID-5637CE62-1734-45A5-8760-42FD5EAE88E5-low.gif

この場合は、目標ゲインを Rf / Rg ≡ α と設定してから、必要な入力インピーダンスを設定することで、まず Rg 素子を分解することができ、次に、ゲインを得るために必要な Rf を分解することができます。例えば、ゲイン 4V/V で 200Ω の入力インピーダンスを目標とすると、式 13 により物理的に Rg 素子を求めることができます。この必要な Rg 値にゲイン 4 を掛けると、Rf 値と 図 8-1 の設計を求めることができます。

式 13. GUID-36D80D53-CD85-4A4C-AE4F-982A79887FDC-low.gif
GUID-1D836749-B8E1-46D9-8563-F88FAE4D47B8-low.gif 図 8-1 ゲイン 4V/V 時の200Ω 入力インピーダンス、シングルエンドから差動 DC 結合設計

設計後、この回路は、2 つの 120Ω の Rg 抵抗と直列にブロッキング コンデンサを追加することで AC 結合にすることもできます。このアクティブ入力インピーダンスには、低い抵抗値を使用して前段への見かけ上の負荷を増加させる利点があり、その結果、目標のゲインに対する出力ノイズも低減されます。