JAJSRD1B August 2014 – February 2024 THS4541
PRODUCTION DATA
- 1
- 1 特長
- 2 アプリケーション
- 3 概要
- 4 デバイス比較表
- 5 ピン構成および機能
- 6 仕様
- 7 パラメータ測定情報
- 8 詳細説明
- 9 アプリケーションと実装
- 10デバイスおよびドキュメントのサポート
- 11改訂履歴
- 12メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
8.4.2.1 AC 結合された差動入力から差動出力への設計の問題
AC 結合の差動ソースで THS4541 を使用する標準的な方法は 2 通りあります。最初の方法は、ソースは差動形式であり、2 つのブロッキング コンデンサを介して結合することができます。2 つ目の方法は、シングルエンドまたは差動ソースのいずれかを使用して、トランス (またはバラン) を介して結合します。図 8-2 に、ブロッキング コンデンサから差動入力への標準的な回路を示します。この設計には、オプションの入力差動終端抵抗 (Rm) が含まれています。この Rm 素子は、入力 Rg 抵抗をスケールアップすると同時に、ソースへの差動入力インピーダンスを低減します。この例では、Rg 素子の差動インピーダンスは合計 200Ω となり、Rm 素子は並列に結合して、正味 100Ω の AC 結合された差動インピーダンスをソースに供給します。この設計は、Rf 素子の値、差動ゲインを設定する Rg、そして、必要に応じて目標の入力インピーダンスを達成させる Rm 素子を選択することで、理想的な出力を得ることができます。また、Rm 素子を除去して、Rg 素子を希望の入力インピーダンスに設定したり、Rf を差動ゲイン (=Rf/Rg) に設定することも可能です。
図 8-2 AC 結合差動信号を THS4541 に供給するダウンコンバータ ミキサの例ここで使用している DC バイアスは非常に簡単です。出力 Vocm は入力制御電圧により設定されます。出力コモン モード電圧の DC 電流パスがないため、DC バイアスにより入力ピンのコモン モード動作点も設定されます。
トランス入力カップリングにより、シングルエンドまたは差動ソースのいずれかを THS4541 に結合することができます。また、入力換算ノイズ指数の改善を可能にします。これらの設計は、バラン インターフェイス内でマッチングが必要なソース インピーダンスを想定しています。もっとも簡単な方法を 図 8-3 に示します。この例では、1:2 の巻線比昇圧トランスが 50Ω のソースから使用されています。
図 8-3 入力バラン インターフェイスが THS4541 に差動入力を供給この例では、この 1:2 の巻線比昇圧トランスは、2 次側が 200Ω で終端されている場合に、50Ω ソースからのソースおよび負荷マッチングを提供します (巻線比の 2 乗はバラン両端のインピーダンス比になります)。2 つの Rg 素子は、その終端となっています。 FDA の加算結合部における差動バーチャル グランドに接続されているからです。入力ブロッキング コンデンサ (C1) はオプションで、DC 電源からグランドへの短絡を防止するためにのみ配置されています。このソリューションにより、多くの場合、受動 (ゼロ消費電力) 入力バランを使用する FDA だけでなく、入力換算ノイズ指数も改善されます。いくつかの比を定義することで、ノイズ指数の式を 式 14 のように表すことができます。
ここで、
- n ≡ 巻数比 (よって、オーム比は n2)
- α ≡ FDA = Rf / Rg 時の差動ゲイン
- β ≡ トランス挿入損失 (V/V) (dB 挿入損失から線減衰に変換したものを β とする)
- kT = 4e-21J (290K (17℃) 時)
式 14 の使用方法の 1 つは、入力バランの選択を固定して、Rf 値を昇圧することにより FDA ゲインをスイープすることです。ノイズを最小にする方法では、終端のマッチングに 2 つの Rg 素子のみを使用し (図 8-3 のように Rm 素子がない)、Rf 値を入力換算ノイズ指数が評価できるようになるまでスイープします。この方法はすべての FDA と幅広い入力バランで使用できますが、THS4541 は 40MHz 未満のアプリケーションに対して非常に優れた SFDR を保持するため、ここでは比較的低周波数の入力バランが適切な選択肢となります。2 つの代表的な選択肢について、それぞれの標準的な測定スパンとモデル素子の値を 表 8-2 に示します。この 2 つの選択肢では、ノイズ指数に対する重要な入力は巻数比と挿入損失です (CX2014LNL の場合、0.2dB はノイズ指数の式で β = 0.977 になります)。
| 部品番号 | Rs (Ω) | –1dB 周波数 (MHz) | 挿入損失 (dB) | メーカー | 番号数 | –3dB 周波数 (MHz) | 巻数比 | モデル素子 | ||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 最小値 | 最大値 | -1dB ポイント | -3dB ポイント | 最小値 | 最大値 | L1 (µH) | L2 (µH) | k | M (µH) | |||||
| ADT2-1T | 50 | 0.1 | 463 | 0.3 | MiniCircuits | 3.67 | 4.22 | 0.05 | 825 | 1.41 | 79.57747 | 158.50797 | 0.99988 | 112.19064 |
| CX2047LNL | 50 | 0.083 | 270 | 0.2 | Pulse Eng | 3.51 | 3.93 | 0.044 | 372 | 2 | 90.42894 | 361.71578 | 0.99976 | 180.81512 |
THS4541 の標準的な入力換算ノイズ項を使用して (eni = 2.2nV および in = 1.9pA)、総ゲインをバランの入力から差動出力まで 10dB～24dB の範囲でスイープすると、図 8-4 に示すような入力ノイズ指数となります。
図 8-4 表 8-2 の 2 つの入力バランにおけるノイズ指数と総ゲイン50Ω 換算でのノイズ指数の推定値は、ゲインが 24dB を超えると、いずれかのバランの入力換算ノイズが減少することを示しています。入力バランからの昇圧後に合計目標ゲインを達成するには、これらのスイープで変化できる素子は帰還抵抗の値のみです。図 8-3 の例は 7.86V/V のゲイン、または 17.9dB のゲインで、
このときの入力ノイズ指数は 図 8-4 より、9.0dB と予測されます。この方法のもう 1 つの利点は、ソース インピーダンスが設計内における全 Rg 素子の一部として現れるため、実効ノイズ ゲイン (NG) が低減されることです。 図 8-3の例は、NG = 1 + 402 / (100 + 100) = 3V/V で動作し、設計内の THS4541 の部分に 300MHz 以上の SSBW をもたらします。その能力と、バランの 372MHz を組み合わせることにより、この 18dB ゲイン段では 200MHz 以上、低消費電力でダイナミック レンジの広いインターフェイスでは 1.6GHz 以上のゲイン帯域幅積と等価な出力を実現します。
図 8-3 の入力バランに関するその他の特長および検討事項は、以下のとおりです。
- これらのバランの多くに、補助センタータップがある。HD2 抑制および DC バイアスを最良の状態に保持するため、センタータップは未接続のままにすること (このセンタータップからグランドまでの間にコンデンサを入れないこと)。
- 補助センタータップを未接続のままにしておくと、コモン モード電流 (ICM) を作る出力コモン モード電圧に対する DC パスがないため、入力ピンのコモン モード電圧は再び出力の Vocm と同じになる。