JAJSRD1B August   2014  – February 2024 THS4541

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性：(Vs+) – Vs– = 5V
    6. 6.6 電気的特性：(Vs+) – Vs– = 3 V
    7. 6.7 代表的特性 (5V 単一電源)
    8. 6.8 代表的特性：3V 単一電源
    9. 6.9 代表的特性：電源電圧範囲：3V～5V
  8. 7 パラメータ測定情報
    1. 7.1 特性評価回路の例
    2. 7.2 周波数応答の形状係数
    3. 7.3 I/O ヘッドルームに関する検討事項
    4. 7.4 出力 DC 誤差およびドリフトの計算値と、抵抗の不均衡の影響
    5. 7.5 ノイズ解析
    6. 7.6 高調波歪みに影響を与える要因
    7. 7.7 容量性負荷の駆動
    8. 7.8 熱解析
  9. 8 詳細説明
    1. 8.1 概要
      1. 8.1.1 用語とアプリケーションの前提条件
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 差動 I/O
      2. 8.3.2 パワーダウン制御ピン (PD)
        1. 8.3.2.1 電源シャットダウン動作時の特長
      3. 8.3.3 入力オーバードライブ動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 シングルエンド ソースから差動出力への動作
        1. 8.4.1.1 シングルエンド入力から差動出力への変換における AC 結合信号パスの検討事項
        2. 8.4.1.2 シングルエンドから差動への変換における DC 結合入力信号パスの検討事項
        3. 8.4.1.3 FDA のシングルエンドから差動構成への変換を行うための抵抗設計式
        4. 8.4.1.4 シングルエンドから差動 FDA 構成における入力インピーダンス
      2. 8.4.2 差動入力から差動出力への動作
        1. 8.4.2.1 AC 結合された差動入力から差動出力への設計の問題
        2. 8.4.2.2 DC 結合された差動入力から差動出力への設計の問題
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 Designing Attenuators
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 高性能 ADC とのインターフェイス
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 TINA シミュレーション・モデルの機能
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.4.2.2 DC 結合された差動入力から差動出力への設計の問題

DC 結合された差動入力ソースで動作する THS4541 は非常に簡単で、入力ピンが DC コモン モード動作電圧の範囲内に収まっていることが唯一の要件です。1 つの例として、DC～50MHz の方形波ダウン コンバータ出力があります。通常、この出力は、外部負荷に対していくらかの内部ソース インピーダンスを持つ DC レベルの上に重ね合わせられています。図 8-5 の例では、簡単なパッシブ RLC フィルタ付きの THS4541 を入力に使用した設計を示しています (フィルタ設計では Rg 素子は差動終端として動作します)。内部の 250Ω 出力の裏で供給される元のソースから、この回路は THS4541 の出力ピンに対してゲイン 1 になります。DC コモン モード動作電圧レベルは、内部の 1.2V からミキサへ、つまりこの場合は ADC出力の Vcm 電圧 0.95V にシフトし、ゲインが 1 の段で 2 つの DC 電圧の単純平均により、入力ピンのコモン モードが 1.08V となり、結果的に十分範囲内に収まります。

GUID-2511E09C-CC7A-4300-93A3-CDAA8E8D77C7-low.gif 図 8-5 方形波ミキサから ADC への DC 結合、差動 I/O 設計の例