JAJSRD1B August   2014  – February 2024 THS4541

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性：(Vs+) – Vs– = 5V
    6. 6.6 電気的特性：(Vs+) – Vs– = 3 V
    7. 6.7 代表的特性 (5V 単一電源)
    8. 6.8 代表的特性：3V 単一電源
    9. 6.9 代表的特性：電源電圧範囲：3V～5V
  8. 7 パラメータ測定情報
    1. 7.1 特性評価回路の例
    2. 7.2 周波数応答の形状係数
    3. 7.3 I/O ヘッドルームに関する検討事項
    4. 7.4 出力 DC 誤差およびドリフトの計算値と、抵抗の不均衡の影響
    5. 7.5 ノイズ解析
    6. 7.6 高調波歪みに影響を与える要因
    7. 7.7 容量性負荷の駆動
    8. 7.8 熱解析
  9. 8 詳細説明
    1. 8.1 概要
      1. 8.1.1 用語とアプリケーションの前提条件
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 差動 I/O
      2. 8.3.2 パワーダウン制御ピン (PD)
        1. 8.3.2.1 電源シャットダウン動作時の特長
      3. 8.3.3 入力オーバードライブ動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 シングルエンド ソースから差動出力への動作
        1. 8.4.1.1 シングルエンド入力から差動出力への変換における AC 結合信号パスの検討事項
        2. 8.4.1.2 シングルエンドから差動への変換における DC 結合入力信号パスの検討事項
        3. 8.4.1.3 FDA のシングルエンドから差動構成への変換を行うための抵抗設計式
        4. 8.4.1.4 シングルエンドから差動 FDA 構成における入力インピーダンス
      2. 8.4.2 差動入力から差動出力への動作
        1. 8.4.2.1 AC 結合された差動入力から差動出力への設計の問題
        2. 8.4.2.2 DC 結合された差動入力から差動出力への設計の問題
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 Designing Attenuators
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 高性能 ADC とのインターフェイス
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 TINA シミュレーション・モデルの機能
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3 I/O ヘッドルームに関する検討事項

ほとんどの設計の開始点は、通常、出力コモン モード電圧を割り当てることです。AC 結合の信号パスでは、この電圧はデフォルトの中間電位となることが多く、これにより Vocm を中心として駆動可能な最も大きい出力振幅が得られます。DC 結合設計では、この電圧は、Vocm 制御の仕様に示されるように、電源に必要な最小ヘッドルームを考慮して設定します。次に、目標の出力 Vocm から、必要な出力差動 Vpp が電源電圧内に収まっていることを確認します。必要な差動 Vopp に対して、式 2 と 式 3 による出力ピンのスイングが絶対最大定格内であることを確認し、さらに、差動Voppがこのレール ツー レール (RR) 出力デバイスの電源レール内に収まっていることを確認してください。

式 2. GUID-EE1403A2-5EFD-40F8-9430-8880598A07D9-low.gif
式 3. GUID-BD25B8A3-6F5C-44C0-8F22-0DB785FDE745-low.gif

例えば、ADC3223 を 3.3V の単一電源を使用して 0.95Vcm 制御で駆動する場合、最大出力スイングは、0.95Vcm から、グランドより +0.2V 高い電圧へ向かって下降する信号によって設定されます。この 0.75V の片側スイングは、公称値 0.95Vcm の出力コモン モードの周囲で 4 × 0.75V = 3VPP の差動として供給されます。ハイサイドの最大出力は、0.95 + 0.75 = 1.7V です。この結果は、3.3V – 0.2V = 3.1V と許容最大値内に十分収まります。この 3VPP も、この ADC に必要な最大値 2VPP のフルスケール差動入力を十分超えています。ただし、この余分なスイング範囲は、ADC への段間フィルタによって挿入損失が加わる場合に有用です。

出力ヘッドルームが確定したら、入力結合部も動作範囲内に収まるようにします。入力範囲は負電源電圧まで拡張されています (全動作温度範囲で)。そのため、入力範囲の制限は通常、正電源電圧に近づいたときにのみ現れます。ここでは、全動作温度範囲にわたって最大 1.3V のヘッドルームが必要となります。

入力ピンは、外部の回路設計、必要な出力 Vocm、および入力信号特性によって設定される電圧で動作します。差動 – 差動設計では、入力電圧 Vicm は入力信号とともに変動しないため、次の 2 つの構成を考慮する必要があります。

  • AC 結合の差動入力設計では、Vicm は出力 Vocm と同じです。入力 Vicm には、正電源に対して約 1.3V のヘッドルームが必要です。そのため、その値に対する最大 Vocm は、Vocm の正のヘッドルームの要件である 1.2V から入力ピンに必要な 1.3V に低減されます。出力 Vocm の下限は、全動作温度範囲にわたり負電源に対して約 0.95V であり、入力 Vicm の最小ヘッドルーム 0V 以内に十分収まっています。
  • DC 結合の差動入力設計では、ソース Vcm から THS4541 Vocm の設定までの分割電圧を確認し、結果として得られた分割電圧によって入力 Vicm が許容範囲内に収まっていることを確認します。ソース Vcm がいずれかの電圧範囲で変動する可能性がある場合は、この結果をその範囲で検証してください。

シングルエンド入力から差動出力への設計では、外部構成により設定される DC Vicm 電圧があり、その電圧を中心にして小信号に関連するスイングが発生します。次の 2 つの条件を考慮する必要があります。

  • AC 結合のシングルエンド入力から差動への設計では、出力 Vocm の電圧と同じ平均入力 Vicm が印加され、入力電圧に応じてその Vocm を中心にして AC 結合のスイングが発生します。
  • DC 結合のシングルエンド入力から差動への設計では、ソース信号コモン モードによって設定される公称入力 Vicm と出力 Vocm の設定が得られ、分圧器で設定される DC Vicm レベルを中心にして小信号に関連するスイングが発生します。

シングルエンド入力から差動出力への設計において、Vicm の電圧範囲を得る方法の 1 つは、FDA 出力の非信号入力側の電圧スイングを決定し、それぞれの分圧器の信号を入力ピンからグランドに戻すか、またはこちら側で使用される DC リファレンス電圧へと戻すことです。この例の解析を 図 7-8 に示します。ここで、図 7-1 の回路はテブナンの定理に基づいたソース インピーダンスを示すため簡略化しています。

GUID-A6132473-4FE2-42BA-A80A-F6B43740369E-low.gif 図 7-8 テブナンの定理によるソースを使用した 図 7-1 からの入力スイング解析回路

この AC 結合入力解析では、公称 DC 入力 Vicm が単純に出力 Vocm になります (この設計例では 2.5V)。次に、帰還回路の下側を考慮すると、必要な最大出力差動 VPP は、Rg2 および Rf2 の結合部で既知の AC Vpp を生成します。例えば、設計の意図として最大 4VPP の差動出力を想定している場合、各 FDA 出力ピンは Vocm を中心にして ±1V (= 2.5V) となり、それがVicm に戻ります。これにより、Vocm の DC 設定値を中心にして ±1V × 221 / (221 + 402) = ±0.355V の電圧が生成されます。これはシングルエンドから差動への設計の場合に、入力 Vicm の範囲を評価する簡単な手法であり、入力側の回路を信号ソースとグランド、または非信号入力側の電圧リファレンスに分割して低減させることにより、FDA を使用しているすべての設計に適用することが可能です。