JAJSRD1B August 2014 – February 2024 THS4541
PRODUCTION DATA
THS4541 は、コアの差動 I/O、高ゲインブロックに、リファレンス電圧と比較される出力コモン・モード検出を組み合わせたもので、メイン・アンプ・ブロックに帰還して平均出力をそのリファレンスになるよう制御します。差動 I/O ブロックは、約 900Hz のドミナント・ポールを持つ、従来型の高い開ループ・ゲイン段です。この電圧フィードバック構造は、850MHz (ゲイン帯域幅積) でシングル・ポールのユニティ・ゲイン Aol を提供します。高速差動出力には、出力コモン・モード電圧を検出するための平均抵抗ネットワークが内蔵されています。この電圧は、個別の Vcm のエラー・アンプによって、Vpcm ピンの電圧と比較されます。オープンになっている場合、このリファレンス電圧は、2 つの 100kΩ 抵抗を使用して、デバイス全体に供給される電源電圧の半分になります。この Vcm のエラー・アンプは、Vocm ピンにおける出力平均電圧が目標の電圧になるように訂正信号をメイン・アンプに送信します。このエラー・アンプの帯域幅は、メイン差動 I/O アンプとほぼ同じです。
差動出力はコレクタ出力で、レール・ツー・レール出力スイングを行います。これらの出力は比較的高インピーダンスの開ループ・ソースですが、ループを閉じると負荷ドライビングに対する出力インピーダンスは非常に低くなります。この低消費電力デバイスには、出力電流制限、またはサーマル・シャットダウン機能がありません。差動入力は、負のレール入力範囲で動作可能な PNP 入力です。
THS4541 を RGT パッケージで動作させるには、外付け抵抗を FB- ピンから IN- ピンに、そして FB+ ピンを IN- ピンに接続します。RUN パッケージの場合は、Rf 経由で OUT- ピンを IN+ ピンに、そして、同じ値の Rf を経由させて OUT+ ピンを IN- ピンに接続します。追加した抵抗を経由させて、入力を IN+ ピンと IN– ピンに供給します。差動 I/O オペアンプは反転オペアンプ構造と同じように動作し、ソースで入力抵抗を駆動する必要があり、ゲインは入力抵抗に対するフィードバック比になります。