JAJSOW3I January   1983  – July 2022 TL494

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 概略ブロック図
  5. 5 改訂履歴
  6. 6 ピン構成と機能
  7. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電気的特性、リファレンス・セクション
    6. 7.6  電気的特性、発振器セクション
    7. 7.7  電気的特性、エラー・アンプ・セクション
    8. 7.8  電気的特性、出力セクション
    9. 7.9  電気的特性、デッドタイム制御セクション
    10. 7.10 電気的特性、PWM コンパレータ・セクション
    11. 7.11 電気的特性、デバイス全体
    12. 7.12 スイッチング特性
    13. 7.13 代表的特性
  8. 8 パラメータ測定情報
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 5V リファレンス・レギュレータ
      2. 9.3.2 発振器
      3. 9.3.3 デッドタイム制御
      4. 9.3.4 コンパレータ
      5. 9.3.5 パルス幅変調 (PWM)
      6. 9.3.6 エラー・アンプ
      7. 9.3.7 出力制御入力
      8. 9.3.8 出力トランジスタ
    4. 9.4 デバイスの機能モード
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 入力電源
        2. 10.2.2.2 制御回路
          1. 10.2.2.2.1 発振器
          2. 10.2.2.2.2 エラー・アンプ
          3. 10.2.2.2.3 電流制限アンプ
          4. 10.2.2.2.4 ソフトスタートとデッドタイム
        3. 10.2.2.3 インダクタの計算
        4. 10.2.2.4 出力容量の計算
        5. 10.2.2.5 トランジスタ・パワー・スイッチの計算
      3. 10.2.3 出力特性のアプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 フィードバック配線
      2. 12.1.2 入出力コンデンサ
      3. 12.1.3 補償部品
      4. 12.1.4 配線とグランド・プレーン
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 商標
    2. 13.2 Electrostatic Discharge Caution
    3. 13.3 Glossary
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

12.1.2 入出力コンデンサ

値の小さいセラミック入力フィルタ・コンデンサを使用する場合は、IC の VCC ピンのできるだけ近くに配置します。これにより、配線のインダクタンスの影響を可能な限り排除し、内部の IC レールにクリーンな電圧電源を供給できます。一部の設計では、普通は安定性のため、出力からフィードバック・ピンにフィードフォワード・コンデンサを接続する必要があります。この場合も、IC のできるだけ近くに配置します。表面実装コンデンサを使用すると、リード長が短くなり、スルーホール部品によって生成される事実上のアンテナにノイズが結び付く可能性が低くなります。