JAJSC94C December   2012  – October 2015 TLC6C598-Q1

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 概要（続き）
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD定格
    3. 7.3 推奨動作条件
    4. 7.4 熱特性について
    5. 7.5 電気的特性
    6. 7.6 タイミング要件
    7. 7.7 スイッチング特性
    8. 7.8 タイミング波形
    9. 7.9 代表的特性
  8. 8 パラメータ測定情報
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 サーマル・シャットダウン
      2. 9.3.2 シリアル・イン・インターフェイス
      3. 9.3.3 レジスタのクリア
      4. 9.3.4 出力チャネル
      5. 9.3.5 レジスタ・クロック
      6. 9.3.6 SER OUTによるカスケード接続
      7. 9.3.7 出力制御
    4. 9.4 デバイスの機能モード
      1. 9.4.1 VCC < 3Vでの動作
      2. 9.4.2 5.5V ≤ VCC ≤ 8Vでの動作
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
      3. 10.2.3 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 コミュニティ・リソース
    2. 13.2 商標
    3. 13.3 静電気放電に関する注意事項
    4. 13.4 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

12 レイアウト

12.1 レイアウトのガイドライン

デジタル信号ピンについて、レイアウトの特別な要件はありません。セラミックのバイパス・コンデンサを対応するピンの近くに配置することだけが要件です。

基板の熱伝導率を高めるために、PCB上の銅領域の面積はできるだけ大きくします。PCB上の銅領域は、パッケージから周囲への主要な熱伝導経路です。PCB上でパッケージの反対側にヒートシンクが取り付けられていない場合は、銅領域を可能な限り大きくすることが極めて重要です。

基板の熱伝導率を最適化するため、パッケージのグランド・パッドの直下に、できるだけ多くのサーマル・ビアを追加します。

すべてのサーマル・ビアは、半田ボイドの発生を防ぐため、基板の両側で、めっきして閉じるか、栓で塞いで覆っておく必要があります。信頼性と性能を確保するため、半田被覆率は85%以上とします。

12.2 レイアウト例

TLC6C598-Q1 Layout_SLIS142.gif Figure 16. TLC6C598-Q1のレイアウト例