JAJSC94C December   2012  – October 2015 TLC6C598-Q1

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 概要（続き）
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD定格
    3. 7.3 推奨動作条件
    4. 7.4 熱特性について
    5. 7.5 電気的特性
    6. 7.6 タイミング要件
    7. 7.7 スイッチング特性
    8. 7.8 タイミング波形
    9. 7.9 代表的特性
  8. 8 パラメータ測定情報
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 サーマル・シャットダウン
      2. 9.3.2 シリアル・イン・インターフェイス
      3. 9.3.3 レジスタのクリア
      4. 9.3.4 出力チャネル
      5. 9.3.5 レジスタ・クロック
      6. 9.3.6 SER OUTによるカスケード接続
      7. 9.3.7 出力制御
    4. 9.4 デバイスの機能モード
      1. 9.4.1 VCC < 3Vでの動作
      2. 9.4.2 5.5V ≤ VCC ≤ 8Vでの動作
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
      3. 10.2.3 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 コミュニティ・リソース
    2. 13.2 商標
    3. 13.3 静電気放電に関する注意事項
    4. 13.4 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9 詳細説明

9.1 概要

TLC6C598-Q1デバイスは、モノリシックで中程度の電圧、低電流の8ビット・シフト・レジスタで、比較的中程度の負荷電力を必要とするLEDなどを駆動するよう設計されています。このデバイスには、8ビットのシリアル・イン、パラレル・アウトのシフト・レジスタが内蔵されており、8ビットのDタイプ・ストレージ・レジスタへデータを供給します。デバイスには、サーマル・シャットダウン保護機能も組み込まれています。

9.2 機能ブロック図

TLC6C598-Q1 Logic_Diag_SLIS142.gif Figure 13. TLC6C598-Q1のロジック図(正)

9.3 機能説明

9.3.1 サーマル・シャットダウン

デバイスには、接合部の温度が175℃ (代表値)を超えた場合に自身を保護するため、内部的なサーマル・シャットダウン機能が実装されています。接合部温度がサーマル・トリップのスレッショルドを超えると、サーマル・シャットダウンにより、デバイスは強制的にオープン状態になります。接合部温度が 160℃ (代表値)未満に低下すると、デバイスは再度動作を開始します。

9.3.2 シリアル・イン・インターフェイス

TLC6C598-Q1デバイスには8ビットのシリアル・イン、パラレル・アウトのシフト・レジスタが搭載されており、8ビットのDタイプ・ストレージ・レジスタへデータを供給します。シフト・レジスタとストレージ・レジスタを経由するデータ転送は、それぞれシフト・レジスタ・クロック(SRCK)とレジスタ・クロック(RCK)の立ち上がりエッジで行われます。ストレージ・レジスタは、シフト・レジスタ・クリア(CLR)がHIGHのとき、出力バッファへデータを転送します。

9.3.3 レジスタのクリア

CLRのロジックがLOWになると、デバイスのすべてのレジスタがクリアされます。TIは、電源オン時または初期化時にデバイスのクリアをお勧めします。

9.3.4 出力チャネル

DRAIN0～DRAIN7。これらのピンは、40VまでのLED電源電圧に耐えられます。これは、車載のロード・ダンプ状況で非常に役立ちます。

9.3.5 レジスタ・クロック

RCKはストレージ・レジスタ・クロックです。ストレージ・レジスタのデータは、出力イネーブル(G)入力信号がHIGHのとき、常に出力に現れます。

9.3.6 SER OUTによるカスケード接続

SER OUTピンを、シリアル・バス上でカスケード接続する次のデバイスのSER IN入力へ接続すると、データはSRCKの立ち下がりエッジで次のデバイスへ転送されます。これによって、2番目のデバイスがSRCKの同じ立ち上がりエッジで、SRCKとデータ入力の両方を受信する問題を回避できるため、カスケードされたアプリケーションの信頼性を向上できます。

9.3.7 出力制御

出力イネーブル(G)をHIGHに保持すると、出力バッファのすべてのデータがLOWに保持され、すべてのドレイン出力がオフになります。GをLOWに保持すると、ストレージ・レジスタのデータが出力バッファへ透過的になります。出力バッファのデータがLOWのとき、DMOSトランジスタの出力がオフになります。データがHIGHのとき、DMOSトランジスタ出力はシンク電流能力を持ちます。このピンは、グローバルPWM調光にも使用できます。

9.4 デバイスの機能モード

9.4.1 VCC < 3Vでの動作

このデバイスは、3V ≤ VCC ≤ 5.5Vの範囲で通常に動作します。動作電圧が3V未満のとき、通信インターフェイスや電流容量も含めて、デバイスの正しい動作は保証されません。

9.4.2 5.5V ≤ VCC ≤ 8Vでの動作

このデバイスは、この電圧範囲で通常に動作しますが、この電圧範囲で長時間動作すると信頼性の問題が発生する可能性があります。