JAJSJP5E September   2022  – July 2025 TLV1811 , TLV1812 , TLV1814 , TLV1821 , TLV1822 , TLV1824

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
    1.     ピンの機能:TLV18x1 TLV18x1L
    2.     ピンの機能:TLV1812 および TLV1822
    3.     ピンの機能：TLV1814 および TLV1824
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報 - シングル
    5. 5.5 熱に関する情報 - デュアル
    6. 5.6 熱に関する情報 - クワッド
    7. 5.7 電気的特性
    8. 5.8 スイッチング特性
  7. 6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
    4. 7.4 デバイスの機能モード
      1. 7.4.1 入力
        1. 7.4.1.1 TLV18xx レール ツー レール入力
        2. 7.4.1.2 ESD 保護
        3. 7.4.1.3 未使用入力
      2. 7.4.2 出力
        1. 7.4.2.1 TLV181x プッシュプル出力
        2. 7.4.2.2 TLV182x オープン ドレイン出力
      3. 7.4.3 パワーオン リセット (POR)
      4. 7.4.4 ヒステリシス
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 基本的なコンパレータの定義
        1. 8.1.1.1 動作
        2. 8.1.1.2 伝搬遅延
        3. 8.1.1.3 オーバードライブおよびアンダードライブ電圧
      2. 8.1.2 ヒステリシス
        1. 8.1.2.1 ヒステリシス付きの反転コンパレータ
        2. 8.1.2.2 ヒステリシス付きの非反転コンパレータ
        3. 8.1.2.3 オープン ドレイン出力を使用した反転 / 非反転ヒステリシス
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 ウィンドウ コンパレータ
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 方形波発振器
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
        3. 8.2.2.3 アプリケーション曲線
      3. 8.2.3 可変パルス幅ジェネレータ
      4. 8.2.4 時間遅延ジェネレータ
      5. 8.2.5 ロジック レベル シフタ
      6. 8.2.6 ワンショット マルチバイブレータ
      7. 8.2.7 双安定マルチバイブレータ
      8. 8.2.8 ゼロ交差検出器
      9. 8.2.9 パルス スライサ
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.2.9 パルス スライサ

パルス スライサはゼロ交差検出器のバリエーションで、ベースライン レベルが変動する入力信号上でのゼロ交差の検出に使用されます。この回路は、対称型の波形で最良の性能を発揮します。R1 と C1 の RC ネットワークにより、平均基準電圧 VREF が設定されます。この電圧は VIN 信号の平均振幅に追従します。非反転入力は、R2 を介して VREF に直接接続されます。R2 と R3 を使用してヒステリシスを設定すると、遷移をスプリアス トグルが発生しない状態に維持できます。時定数の値は、長期間の対称性と振幅の変化に対する応答時間の間のトレードオフとなります。

波形がデータである場合、適切な平均ベースラインを維持するために、データを推奨 NRZ (Non-Return to Zero) 形式でエンコードできます。非対称入力では、VREF 平均電圧の変化を原因とするタイミング歪みが発生する場合があります。

TLV1811 TLV1821 TLV1812 TLV1822 TLV1814 TLV1824 パルス スライサ図 8-18 パルス スライサ

この設計については、以下の設計要件に従ってください。

  • 有効なトリップ スレッショルドを維持するには、RC 定数の値 (R2 および C1) が目標データ レートをサポートする必要があります。
  • R2 と R43 を使用して設定されたヒステリシスにより、スプリアス出力信号のトグルを防止できます。

TLV182x も使用できますが、その場合は出力にプルアップ抵抗を追加する必要があります (わかりやすいように図では省略)。

図 8-19 は、ベースラインが変動する、ボー レート 9600 のデータ信号の結果を示しています。

TLV1811 TLV1821 TLV1812 TLV1822 TLV1814 TLV1824 パルス スライサの波形図 8-19 パルス スライサの波形