JAJSMJ8B December   2021  – December 2023 TLV2387 , TLV387 , TLV4387

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報:TLV387
    5. 5.5 熱に関する情報:TLV2387
    6. 5.6 熱に関する情報:TLV4387
    7. 5.7 電気的特性
    8. 5.8 代表的な特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 入力バイアス電流
      2. 6.3.2 EMI 感受性と入力フィルタリング
    4. 6.4 デバイスの機能モード
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 ゼロドリフト・クロッキング
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 双方向電流センシング
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 ロード・セルの測定
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 デバイスのサポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 PSpice® for TI
        2. 8.1.1.2 TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • D|8
  • DGK|8
サーマルパッド・メカニカル・データ
発注情報

詳細な設計手順

負荷電流、ILOAD はシャント抵抗 RSHUNT を通ってシャント電圧 VSHUNT を発生させます。その後、シャント電圧は U1A と R1~R4 で構成される差動アンプによって増幅されます。この差動アンプのゲインは、R4 と R3 の比によって設定されます。誤差を最小化するため、R2 = R4 かつ R1 = R3 に設定します。リファレンス電圧 VREF は、U1B を使用して抵抗デバイダをバッファリングすることで供給されます。伝達関数は式 1 で与えられます。

式 1. GUID-D008C711-28B0-450B-B784-F4140ED37F4F-low.gif

ここで、

  • GUID-8BCE5457-8ACB-42FB-9432-9612F25817C7-low.gif
  • GUID-75B2D2B5-AE28-4C23-B0F9-CCCC5D626361-low.gif
  • GUID-B909F0FA-21B4-4D04-9460-0DAEE10847C4-low.gif

この設計には、ゲインとオフセットという 2 種類の誤差があります。ゲイン誤差は、シャント抵抗の許容誤差と R4 と R3 の比、および同様に R2 と R1 の比によって発生します。分圧器 (R5 と R6) によってオフセット誤差が発生し、R4/R3 の比が R2/R1 とどの程度近いかがわかります。後者の値は差動アンプの CMRR に影響を及ぼし、最終的にオフセット誤差につながります。

VSHUNT はローサイド測定であるため、VSHUNT の値はシステム負荷のグランド電位です。したがって、最大値を VSHUNT に配置する必要があります。この設計では、VSHUNT の最大値を 100mV に設定します。式 2 では、最大シャント電圧が 100mV、最大負荷電流が 1A の場合のシャント抵抗の最大値を計算します。

式 2. GUID-05D54BA5-B4FC-4216-8246-60643609BD61-low.gif

RSHUNT の許容誤差は、コストに正比例します。この設計では、許容誤差 0.5% のシャント抵抗を選択します。より高い精度が必要な場合は、0.1% 以下の抵抗を選択してください。

負荷電流は双方向であるため、シャント電圧範囲は -100mV~+100mV です。この電圧は、オペアンプ U1A に達する前に、R1 と R2 で分割されます。U1A の非反転ノードに存在する電圧が、デバイスの同相範囲内であることを確認します。TLVx387 などのオペアンプを使用してください。このオペアンプは、負の電源電圧を下回る同相範囲を備えています。TLVx387 の標準オフセット電圧はわずか ±0.25μV (最大 ±5μV) なので、オフセット誤差は最小限に抑えられます。

対称負荷電流が -1A~+1A の場合、分圧抵抗 (R5 と R6) は等しくする必要があります。シャント抵抗と整合するように、許容誤差 0.5% を選択します。消費電力を最小限に抑えるために、10kΩ の抵抗を使用します。

差動アンプのゲインを設定するには、TLVx387 の同相範囲と出力スイングを考慮する必要があります。式 3 および式 4 に、3.3V 電源での TLVx387 の一般的な同相範囲と最大出力スイングをそれぞれ示します。

式 3. -100mV < VCM < 3.4V
式 4. 100mV < VOUT < 3.2V

差動アンプのゲインは、式 5 に示すように計算できるようになりました。

式 5. GUID-87F5BC6C-B4DE-462E-9930-98B10C2A9C96-low.gif

R1 と R3 に選択される抵抗値は 1kΩ です。R2 と R4 には 15.4kΩ を選択します。この値は最も近い標準値だからです。したがって、この例では、差動アンプの計算上のゲインは 15.4V/V です。

回路のゲイン誤差は主に、R1~R4 に依存します。この依存性に基づき、0.1% の抵抗が選択されました。この構成により、設計で 2 点較正が必要になる可能性が低くなります。必要に応じて、単純な 1 点較正により、0.5% の抵抗によって生じるオフセット誤差を除去します。