JAJSE80R October   2017  – November 2021 TLV9001 , TLV9002 , TLV9004

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 説明
  4. 改訂履歴
  5. 製品比較表
  6. ピン構成および機能
  7. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報:TLV9001
    5. 7.5  熱に関する情報:TLV9001S
    6. 7.6  熱に関する情報:TLV9002
    7. 7.7  熱に関する情報:TLV9002S
    8. 7.8  熱に関する情報:TLV9004
    9. 7.9  熱に関する情報:TLV9004S
    10. 7.10 電気的特性
    11. 7.11 代表的特性
  8. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 動作電圧
      2. 8.3.2 レール・ツー・レール入力
      3. 8.3.3 レール・ツー・レール出力
      4. 8.3.4 EMI 除去
    4. 8.4 過負荷からの回復
    5. 8.5 シャットダウン
    6. 8.6 デバイスの機能モード
  9. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 TLV900x ローサイド電流検出アプリケーション
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 単一電源のフォトダイオード・アンプ
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
  10. 10電源に関する推奨事項
    1. 10.1 入力および ESD 保護
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • DPW|5
  • DBV|6
  • DBV|5
  • DCK|5
  • DCK|6
サーマルパッド・メカニカル・データ
発注情報

レイアウトのガイドライン

デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

  • ノイズは、基板の電源接続を経由してアナログ回路に伝播し、オペアンプ自体の電源ピンに伝搬することがあります。バイパス・コンデンサは、グランドへの低インピーダンスなパスを設置して、結合ノイズを低減するために使用されます。
    • 各電源ピンとグランドとの間に、低 ESR の 0.1µF セラミック・バイパス・コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、V+ からグランドに対して単一のバイパス・コンデンサを接続します。
  • 回路のアナログ部分とデジタル部分のグランドを分離することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグランド・プレーン専用です。グランド・プレーンは熱の分散に役立ち、EMI ノイズを拾いにくくなります。デジタル・グランドとアナログ・グランドを物理的に分離し、グランド電流の流れに注意を払います。
  • 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離しておけない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに良い結果が得られます。
  • 外付け部品は、図 11-2 に示すように、可能な限りデバイスに近く配置します。RF とRG を反転入力に近づけて配置すると、寄生容量を最小化できます。
  • 入力配線はできる限り短くします。入力配線は、回路の中でも最も敏感な部分であることに常に注意してください。
  • 重要な配線の周囲に、駆動される低インピーダンスのガード・リングを配置することを検討します。ガード・リングを使用すると、付近に存在する、さまざまな電位の配線からのリーク電流を大幅に低減できます。
  • 最高の性能を実現するため、基板組み立ての後で PCB を清掃することを推奨します。
  • 高精度の集積回路では、プラスチック・パッケージへの水分の侵入により性能が変化する場合があります。PCB を水で洗浄してから、PCB アセンブリをベーキングして、清掃プロセス中にデバイスのパッケージに取り込まれた水分を除去することを推奨します。ほとんどの状況では、クリーニング後に 85℃ で 30 分間の低温ベーキングを行えば十分です。