JAJSKV5C december   2020  – may 2023 TMP139

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性
    8. 6.8 タイミング図
    9. 6.9 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 パワーアップ・シーケンス
      2. 7.3.2 パワーダウンおよびデバイス・リセット
      3. 7.3.3 温度結果および限界値
      4. 7.3.4 バス・リセット
      5. 7.3.5 割り込みの生成
      6. 7.3.6 パリティ・エラー・チェック
      7. 7.3.7 パケット・エラー・チェック
    4. 7.4 デバイスの機能モード
      1. 7.4.1 変換モード
      2. 7.4.2 シリアル・アドレス
      3. 7.4.3 I2C モードの動作
        1. 7.4.3.1 ホスト I2C 書き込み動作
        2. 7.4.3.2 ホスト I2C 読み取り動作
        3. 7.4.3.3 ホスト I2C 読み取り動作 (デフォルト読み取りアドレス・ポインタ・モード)
        4. 7.4.3.4 I2C モードから I3C 基本モードへの切り換え
      4. 7.4.4 I3C 基本モードの動作
        1. 7.4.4.1 ホスト I3C 書き込み動作、PEC なし
        2. 7.4.4.2 ホスト I3C 書き込み動作、PEC 付き
        3. 7.4.4.3 PEC なしのホスト I3C 読み取り動作
        4. 7.4.4.4 ホスト I3C 読み取り動作、PEC 付き
        5. 7.4.4.5 ホスト I3C 読み取り動作 (デフォルト読み取りアドレス・ポインタ・モード)
      5. 7.4.5 インバンド割り込み
        1. 7.4.5.1 インバンド割り込み調停ルール
        2. 7.4.5.2 インバンド割り込みバス・トランザクション
      6. 7.4.6 コモン・コマンド・コードのサポート
        1. 7.4.6.1 ENEC CCC
        2. 7.4.6.2 DISEC CCC
        3. 7.4.6.3 RSTDAA CCC
        4. 7.4.6.4 SETAASA CCC
        5. 7.4.6.5 GETSTATUS CCC
        6. 7.4.6.6 DEVCAP CCC
        7. 7.4.6.7 SETHID CCC
        8. 7.4.6.8 DEVCTRL CCC
      7. 7.4.7 I/O 動作
      8. 7.4.8 タイミング図
    5. 7.5 プログラミング
      1. 7.5.1 割り込みメカニズムのイネーブル
      2. 7.5.2 割り込みのクリア
    6. 7.6 レジスタ・マップ
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • YAH|6
サーマルパッド・メカニカル・データ
発注情報

ホスト I2C 読み取り動作

I2C 読み取り動作の場合、ホスト・コントローラは、スタートまたはリピート・スタートの後、R/W ビットを 0 としてデバイス・アドレスを送信します。その後に 8 ビットのレジスタ・アドレスが続きます。レジスタ・アドレスが TMP139 で利用可能になると、ホストはリピート・スタートを発行し、R/W ビット を 1 としてデバイス・アドレスを送信します。この時点で、デバイスは、ホストが NACK を送信するまで、レジスタ・アドレスをインクリメントしながらデータを送信します。読み取り動作の結果、内部読み取りレジスタ・アドレス・ポインタがロールオーバーした場合、TMP139 デバイスの動作は定義されません。

GUID-20200724-CA0I-LPTC-SLFP-BGKNFDKGS2NS-low.gif図 7-7 I2C 読み取り動作