JAJSKV5C december   2020  – may 2023 TMP139

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性
    8. 6.8 タイミング図
    9. 6.9 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 パワーアップ・シーケンス
      2. 7.3.2 パワーダウンおよびデバイス・リセット
      3. 7.3.3 温度結果および限界値
      4. 7.3.4 バス・リセット
      5. 7.3.5 割り込みの生成
      6. 7.3.6 パリティ・エラー・チェック
      7. 7.3.7 パケット・エラー・チェック
    4. 7.4 デバイスの機能モード
      1. 7.4.1 変換モード
      2. 7.4.2 シリアル・アドレス
      3. 7.4.3 I2C モードの動作
        1. 7.4.3.1 ホスト I2C 書き込み動作
        2. 7.4.3.2 ホスト I2C 読み取り動作
        3. 7.4.3.3 ホスト I2C 読み取り動作 (デフォルト読み取りアドレス・ポインタ・モード)
        4. 7.4.3.4 I2C モードから I3C 基本モードへの切り換え
      4. 7.4.4 I3C 基本モードの動作
        1. 7.4.4.1 ホスト I3C 書き込み動作、PEC なし
        2. 7.4.4.2 ホスト I3C 書き込み動作、PEC 付き
        3. 7.4.4.3 PEC なしのホスト I3C 読み取り動作
        4. 7.4.4.4 ホスト I3C 読み取り動作、PEC 付き
        5. 7.4.4.5 ホスト I3C 読み取り動作 (デフォルト読み取りアドレス・ポインタ・モード)
      5. 7.4.5 インバンド割り込み
        1. 7.4.5.1 インバンド割り込み調停ルール
        2. 7.4.5.2 インバンド割り込みバス・トランザクション
      6. 7.4.6 コモン・コマンド・コードのサポート
        1. 7.4.6.1 ENEC CCC
        2. 7.4.6.2 DISEC CCC
        3. 7.4.6.3 RSTDAA CCC
        4. 7.4.6.4 SETAASA CCC
        5. 7.4.6.5 GETSTATUS CCC
        6. 7.4.6.6 DEVCAP CCC
        7. 7.4.6.7 SETHID CCC
        8. 7.4.6.8 DEVCTRL CCC
      7. 7.4.7 I/O 動作
      8. 7.4.8 タイミング図
    5. 7.5 プログラミング
      1. 7.5.1 割り込みメカニズムのイネーブル
      2. 7.5.2 割り込みのクリア
    6. 7.6 レジスタ・マップ
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • YAH|6
サーマルパッド・メカニカル・データ
発注情報

タイミング図

TMP139 は、I2C および I3C インターフェイス互換デバイスです。図 6-1図 6-3 では、バスでサポートされるさまざまなバス条件について説明します。 以下に、バス条件の定義を示します。

  1. バス・アイドル:ストップ・コンディションの後、SDA ラインと SCL ラインは両方とも HIGH に維持されます。
  2. スタート (S) コンディション:SCL ラインが HIGH のとき、SDA ラインの状態が HIGH から LOW に変化することが、スタート・コンディションの定義です。スタート・コンディションの前にバス・アイドルが発生します。
  3. ストップ (P) コンディション:SCL ラインが HIGH のとき、SDA ラインの状態が LOW から HIGH に変化することが、ストップ・コンディションの定義です。
  4. リピート・スタート (SR) コンディション:データ転送転送の後で、SCL ラインが HIGH のとき、SDA ラインの状態が HIGH から LOW に変化することが、リピート・スタート・コンディションの定義です。
  5. データ転送:いくつかのデータ・バイトがスタート・コンディションとストップ・コンディションの間に転送されます。その数は、ホストまたはデバイスによって決定されます。
  6. アクノリッジ:アドレス指定された各受信デバイスは、デバイス・アドレスおよびホストからデバイスへの書き込み転送中に、ACK (アクノリッジ) ビットを生成する義務があります。アクノリッジを行うデバイスは、アクノリッジ・クロック・パルスが HIGH の間、SDA ラインが安定して LOW を維持するように、SDA ラインをプルダウンする必要があります。ホストが受信を行うとき、ターゲット・デバイスから送信された最後のバイトに対してNACK (否定応答) を生成することで、ホストはデータ転送の終了を通知できます。この動作は、I2C モードの動作と同じです。

    I3C モードで動作しているとき、 各受信デバイスは、自身のデバイス・アドレスに対してのみアクノリッジ応答します。さらに、ホストは IBI アドレスの調停が成功したときに、デバイス・アドレスをアクノリッジします。

  7. T ビット:T ビットは、I3C モードの動作時、またはホストが I2Cモードの動作中に共通コマンド・コード (CCC) を送信する場合にのみ適用されます。T ビットには、ホストがターゲット・デバイスに書き込むときのパリティ情報が含まれます。読み取り時、9 番目のクロックの立ち上がりエッジで T ビットが 1 としてサンプリングされた場合、このビットは、デバイスによる読み取りの継続を示しています。ホストが読み取りを終了しようとする場合、図 6-2 に示すように、デバイスがラインを HIGH に駆動している間に、ホストはプルアップをアクティブにできます。デバイスがラインの駆動を停止して出力をトライステートにしたとき、プルアップによってラインが一時的に HIGH に維持されます。その後、ホストがバスの制御を獲得してリピート・スタートとストップを生成し、読み取りを終了します。ホストがデバイスから引き続きデータを受信できる場合、ホストはラインを駆動してはいけません。デバイスは 9 番目のクロックの立ち下がりエッジで SDA をサンプリングし、T ビットが 1 としてサンプリングされると、デバイスは次のバイトの SDA の駆動を再開します。読み取り時、9 番目のクロックの立ち上がりエッジで T ビットが 0 としてサンプリングされた場合、図 6-3 に示すように、このビットは、読み取りの終了を示すためにデバイスが使用しています。ホストも SDA を LOW に駆動します。これにより、デバイスがラインの駆動を停止して出力をトライステートにしたとき、ホストがバスの制御を獲得してストップを生成し、読み取りを終了します。