JAJSKV5C december   2020  – may 2023 TMP139

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性
    8. 6.8 タイミング図
    9. 6.9 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 パワーアップ・シーケンス
      2. 7.3.2 パワーダウンおよびデバイス・リセット
      3. 7.3.3 温度結果および限界値
      4. 7.3.4 バス・リセット
      5. 7.3.5 割り込みの生成
      6. 7.3.6 パリティ・エラー・チェック
      7. 7.3.7 パケット・エラー・チェック
    4. 7.4 デバイスの機能モード
      1. 7.4.1 変換モード
      2. 7.4.2 シリアル・アドレス
      3. 7.4.3 I2C モードの動作
        1. 7.4.3.1 ホスト I2C 書き込み動作
        2. 7.4.3.2 ホスト I2C 読み取り動作
        3. 7.4.3.3 ホスト I2C 読み取り動作 (デフォルト読み取りアドレス・ポインタ・モード)
        4. 7.4.3.4 I2C モードから I3C 基本モードへの切り換え
      4. 7.4.4 I3C 基本モードの動作
        1. 7.4.4.1 ホスト I3C 書き込み動作、PEC なし
        2. 7.4.4.2 ホスト I3C 書き込み動作、PEC 付き
        3. 7.4.4.3 PEC なしのホスト I3C 読み取り動作
        4. 7.4.4.4 ホスト I3C 読み取り動作、PEC 付き
        5. 7.4.4.5 ホスト I3C 読み取り動作 (デフォルト読み取りアドレス・ポインタ・モード)
      5. 7.4.5 インバンド割り込み
        1. 7.4.5.1 インバンド割り込み調停ルール
        2. 7.4.5.2 インバンド割り込みバス・トランザクション
      6. 7.4.6 コモン・コマンド・コードのサポート
        1. 7.4.6.1 ENEC CCC
        2. 7.4.6.2 DISEC CCC
        3. 7.4.6.3 RSTDAA CCC
        4. 7.4.6.4 SETAASA CCC
        5. 7.4.6.5 GETSTATUS CCC
        6. 7.4.6.6 DEVCAP CCC
        7. 7.4.6.7 SETHID CCC
        8. 7.4.6.8 DEVCTRL CCC
      7. 7.4.7 I/O 動作
      8. 7.4.8 タイミング図
    5. 7.5 プログラミング
      1. 7.5.1 割り込みメカニズムのイネーブル
      2. 7.5.2 割り込みのクリア
    6. 7.6 レジスタ・マップ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • YAH|6
サーマルパッド・メカニカル・データ
発注情報

6.6 タイミング要件

最小値と最大値の仕様は、-40°C～125℃、VDDIO = 0.95V～1.05V での値です (特に記述のない限り)(1)
I2C モード - オープン・ドレイン I3C モード - プッシュプル(1) 単位
最小値 最大値 最小値 最大値
fSCL SCL 動作周波数 0.01 1 0.001 12.5 MHz
tHiGH クロック・パルス幅の High 時間 (図 6-1) 260 35 ns
tLOW クロック・パルス幅の Low 時間 (図 6-1) 500 35 ns
tTIMEOUT クロック Low 検出のタイムアウト (図 7-4) 10 50 10 50 ms
tR SDA の立ち上がり時間 (図 6-1) 120 5 ns
tF SDA の立ち下がり時間 (図 6-1) 4 120 5 ns
tSUDAT データ・セットアップ時間 (図 6-1) 50 8 ns
tHDDI データ・ホールド時間 href (図 6-1) 0 3 ns
tSUSTA スタート・コンディションのセットアップ時間 (図 6-1) 260 12 ns
tHDSTA リピート・スタート・コンディションの後のホールド時間。この期間が経過した後、最初のクロックが生成されます。(図 6-1) 260 30 ns
tSUSTO ストップ・コンディションのセットアップ時間 (図 6-1) 260 12 ns
tBUF ストップ・コンディションから次のスタート・コンディションまでの時間 (図 6-1) 500 500 ns
tAVAL バス利用可能時間 (SDA および SCL にエッジなし) 1 µs
tIBI_ISSUE バスが利用可能なときにイベントが検出されてから IBI 発行までの時間 15 μs
tCLR_I3C_CMD_DELAY レジスタ・ステータスのクリアからスタート・コンディション付きの任意の I3C 動作までの時間、PEC はディセーブル 4 µs
レジスタ・ステータスのクリアからスタート・コンディション付きの任意の I3C 動作までの時間、PEC はイネーブル 15 μs
tHDDAT SCL 立ち下がりクロック入力から SDA データ出力までのホールド時間 (図 6-4) 0.5 350 ns
tDOUT SCL 立ち下がりクロック入力から SDA 有効データ出力までの時間 (図 6-2、図 6-3、図 6-5) 0.5 12 ns
tDOFFS SCL 立ち上がりクロック入力から SDA 出力オフまでの時間 (図 6-2、図 6-3) 0.5 12 ns
tDOFFM SCL 立ち上がりクロック入力からホスト・コントローラの SDA 出力オフまでの時間 0.5 30 ns
tCL_R_DAT_F SCL 立ち上がりクロック入力からホスト・コントローラの SDA Low までの時間 (図 6-2) 40 ns
tDEVCTRLCCC_PEC_DIS DEVCTRL CCC 後の DEVCTRL CCC またはレジスタ読み取り / 書き込みコマンドまでの遅延 3 3 μs
tWR_RD_DECLAY_PEC_EN レジスタ書き込みコマンド後のレジスタ読み取りコマンドまでの遅延 (PEC イネーブル・モード) 8 µs
tI2C_CCC_UPDATE_DELAY SETHID CCC または SETAASA CCC 後のほかの CCC または読み取り / 書き込みコマンドまでの遅延 2.5 µs
tI3C_CCC_UPDATE_DELAY RSTDAA CCC または DISEC CCC 後のほかの CCC または読み取り / 書き込みコマンドまでの遅延 2.5 µs
tCCC_DELAY 任意の CCC から RSTDAA CCC までの遅延 2.5 µs
(1) ホストとデバイスの VDD 値は同じです。値は、初期リリース時にテストされたサンプルの統計分析に基づいています。
(2) 最大 t(HDDAT) は、ファスト・モードでは 0.9µs で、最大 t(VDAT) よりも遷移時間の分だけ短くなります。