JAJSKR3A December   2020  – February 2021 TMP9A00-EP

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 伝達関数
        1. 7.3.1.1 事例 1
    4. 7.4 デバイスの機能モード
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 出力駆動および容量性負荷
      2. 8.1.2 動作寿命の制限解除
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
  9. 9 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 Receiving Notification of Documentation Updates
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  12. 12メカニカル、パッケージ、注文情報の概要

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

10.1 レイアウトのガイドライン

TMP9A00-EPAIDCK パッケージの基板は、導電性エポキシを介してリード・フレームのピン 2 に直接接続されています。そのため、TMP9A00-EP ダイへの導電性熱接続にはピン 2 が最適です。このピンの最適な電気接続はグランド (GND) です。

注意:

ピン 2 (DCK パッケージ) をグランド以外の電位に接続しないでください。

ピン 2 をグランドに接続できない場合は、このピンを電気的に絶縁できます (つまり、フローティングのままにします)。このピンを電気的に絶縁するときは注意してください。このピンを経由して結合するノイズ、電磁干渉、または無線周波数干渉 (EMI または RFI) スパイクが発生すると、誤った温度結果が発生する可能性があります。