JAJSFZ5Q June   2007  – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1. 3.1 機能ブロック図
  4. 4 改訂履歴
  5. 5 デバイスの比較
    1. 5.1 関連製品
  6. 6 端子構成および機能
    1. 6.1 ピン配置図
    2. 6.2 信号の説明
  7. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格 - 車載用
    3. 7.3  ESD 定格 - 民生用
    4. 7.4  推奨動作条件
    5. 7.5  消費電力の概略
      1. 7.5.1 TMS320F28335/F28235 電源ピンでの消費電流 (150MHz SYSCLKOUT)
      2. 7.5.2 TMS320F2834/F28234 電源ピンでの消費電流 (150MHz SYSCLKOUT)
      3. 7.5.3 消費電流の低減
      4. 7.5.4 消費電流のグラフ
    6. 7.6  電気的特性
    7. 7.7  熱抵抗特性
      1. 7.7.1 PGF パッケージ
      2. 7.7.2 PTP パッケージ
      3. 7.7.3 ZHH パッケージ
      4. 7.7.4 ZAY パッケージ
      5. 7.7.5 ZJZ パッケージ
    8. 7.8  熱設計の検討事項
    9. 7.9  タイミングおよびスイッチング特性
      1. 7.9.1 タイミング・パラメータの記号説明
        1. 7.9.1.1 タイミング・パラメータに関する一般的注意事項
        2. 7.9.1.2 テスト負荷回路
        3. 7.9.1.3 デバイス・クロック表
          1. 7.9.1.3.1 クロックおよび命名規則 (150MHz デバイス)
          2. 7.9.1.3.2 クロックおよび命名規則 (100MHz デバイス)
      2. 7.9.2 電源シーケンス
        1. 7.9.2.1 パワー・マネージメントおよび監視回路ソリューション
        2. 7.9.2.2 リセット (XRS) のタイミング要件
      3. 7.9.3 クロックの要件および特性
        1. 7.9.3.1 入力クロック周波数
        2. 7.9.3.2 XCLKIN のタイミング要件 – PLL イネーブル
        3. 7.9.3.3 XCLKIN のタイミング要件 – PLL ディセーブル
        4. 7.9.3.4 XCLKOUT のスイッチング特性 (PLL バイパスまたはイネーブル)
        5. 7.9.3.5 タイミング図
      4. 7.9.4 ペリフェラル
        1. 7.9.4.1 汎用入出力 (GPIO)
          1. 7.9.4.1.1 GPIO - 出力タイミング
            1. 7.9.4.1.1.1 汎用出力のスイッチング特性
          2. 7.9.4.1.2 GPIO - 入力タイミング
            1. 7.9.4.1.2.1 汎用入力のタイミング要件
          3. 7.9.4.1.3 入力信号のサンプリング・ウィンドウ幅
          4. 7.9.4.1.4 低消費電力モードのウェークアップ・タイミング
            1. 7.9.4.1.4.1 アイドル・モードのタイミング要件
            2. 7.9.4.1.4.2 アイドル・モードのスイッチング特性
            3. 7.9.4.1.4.3 アイドル・モードのタイミング図
            4. 7.9.4.1.4.4 スタンバイ・モードのタイミング要件
            5. 7.9.4.1.4.5 スタンバイ・モードのスイッチング特性
            6. 7.9.4.1.4.6 スタンバイ・モードのタイミング図
            7. 7.9.4.1.4.7 ホールト・モードのタイミング要件
            8. 7.9.4.1.4.8 ホールト・モードのスイッチング特性
            9. 7.9.4.1.4.9 ホールト・モードのタイミング図
        2. 7.9.4.2 拡張制御ペリフェラル
          1. 7.9.4.2.1 拡張パルス幅変調器 (ePWM) タイミング
            1. 7.9.4.2.1.1 ePWM のタイミング要件
            2. 7.9.4.2.1.2 ePWM のスイッチング特性
          2. 7.9.4.2.2 トリップ・ゾーン入力のタイミング
            1. 7.9.4.2.2.1 トリップ・ゾーン入力のタイミング要件
          3. 7.9.4.2.3 高分解能 PWM のタイミング
            1. 7.9.4.2.3.1 SYSCLKOUT = (60～150MHz) での高分解能 PWM 特性
          4. 7.9.4.2.4 拡張キャプチャ (eCAP) タイミング
            1. 7.9.4.2.4.1 拡張キャプチャ (eCAP) タイミング要件
            2. 7.9.4.2.4.2 eCAP のスイッチング特性
          5. 7.9.4.2.5 拡張直交エンコーダ・パルス (eQEP) モジュールのタイミング
            1. 7.9.4.2.5.1 拡張直交エンコーダ・パルス (eQEP) モジュールのタイミング要件
            2. 7.9.4.2.5.2 eQEP のスイッチング特性
          6. 7.9.4.2.6 ADCの変換開始タイミング
            1. 7.9.4.2.6.1 外部 ADC 変換開始のスイッチング特性
            2. 7.9.4.2.6.2 ADCSOCAO または ADCSOCBO タイミング
        3. 7.9.4.3 外部割り込みのタイミング要件
          1. 7.9.4.3.1 外部割り込みのタイミング要件
          2. 7.9.4.3.2 外部割り込みのスイッチング特性
          3. 7.9.4.3.3 外部割り込みのタイミング図
        4. 7.9.4.4 I2C の電気的仕様およびタイミング
          1. 7.9.4.4.1 I2C のタイミング
        5. 7.9.4.5 シリアル・ペリフェラル・インターフェイス (SPI) のタイミング
          1. 7.9.4.5.1 マスタ・モードのタイミング
            1. 7.9.4.5.1.1 SPI マスタ・モードの外部タイミング (クロック位相 = 0)
            2. 7.9.4.5.1.2 SPI マスタ・モードの外部タイミング (クロック位相 = 1)
          2. 7.9.4.5.2 スレーブ・モードのタイミング
            1. 7.9.4.5.2.1 SPI スレーブ・モードの外部タイミング (クロック位相 = 0)
            2. 7.9.4.5.2.2 SPI スレーブ・モードの外部タイミング (クロック位相 = 1)
        6. 7.9.4.6 マルチチャネル・バッファ付きシリアル・ポート (McBSP) のタイミング
          1. 7.9.4.6.1 McBSP の送信および受信タイミング
            1. 7.9.4.6.1.1 McBSP のタイミング要件
            2. 7.9.4.6.1.2 McBSP のスイッチング特性
          2. 7.9.4.6.2 SPI マスタまたはスレーブとしての McBSP タイミング
            1. 7.9.4.6.2.1 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 10b、CLKXP = 0)
            2. 7.9.4.6.2.2 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 10b、CLKXP = 0)
            3. 7.9.4.6.2.3 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 11b、CLKXP = 0)
            4. 7.9.4.6.2.4 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 11b、CLKXP = 0)
            5. 7.9.4.6.2.5 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 10b、CLKXP = 1)
            6. 7.9.4.6.2.6 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 10b、CLKXP = 1)
            7. 7.9.4.6.2.7 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 11b、CLKXP = 1)
            8. 7.9.4.6.2.8 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 11b、CLKXP = 1)
      5. 7.9.5 MCU への JTAG デバッグ・プローブ接続 (信号バッファなし)
      6. 7.9.6 外部インターフェイス (XINTF) のタイミング
        1. 7.9.6.1 USEREADY = 0
        2. 7.9.6.2 同期モード (USEREADY = 1、READYMODE = 0)
        3. 7.9.6.3 非同期モード (USEREADY = 1、READYMODE = 1)
        4. 7.9.6.4 XINTF 信号の XCLKOUT への整列
        5. 7.9.6.5 外部インターフェイスの読み取りタイミング
          1. 7.9.6.5.1 外部インターフェイスの読み取りタイミング要件
          2. 7.9.6.5.2 外部インターフェイス読み取りのスイッチング特性
        6. 7.9.6.6 外部インターフェイスの書き込みタイミング
          1. 7.9.6.6.1 外部インターフェイス書き込みのスイッチング特性
        7. 7.9.6.7 外部インターフェイス読み取り時レディのタイミング (1つの外部ウェイト状態)
          1. 7.9.6.7.1 外部インターフェイス読み取りのスイッチング特性 (読み取り時のレディ、1つのウェイト状態)
          2. 7.9.6.7.2 外部インターフェイスの読み取りタイミング要件 (読み取り時のレディ、1つのウェイト状態)
          3. 7.9.6.7.3 同期 XREADY のタイミング要件 (読み取り時のレディ、1つのウェイト状態)
          4. 7.9.6.7.4 非同期 XREADY のタイミング要件 (読み取り時のレディ、1つのウェイト状態)
        8. 7.9.6.8 外部インターフェイス書き込み時レディのタイミング (1つの外部ウェイト状態)
          1. 7.9.6.8.1 外部インターフェイス書き込みのスイッチング特性 (書き込み時のレディ、1つのウェイト状態)
          2. 7.9.6.8.2 同期 XREADY のタイミング要件 (書き込み時のレディ、1つのウェイト状態)
          3. 7.9.6.8.3 非同期 XREADY のタイミング要件 (書き込み時のレディ、1つのウェイト状態)
        9. 7.9.6.9 XHOLD および XHOLDA のタイミング
          1. 7.9.6.9.1 XHOLD/ XHOLDA のタイミング要件 (XCLKOUT = XTIMCLK)
          2. 7.9.6.9.2 XHOLD/XHOLDA のタイミング要件 (XCLKOUT = 1/2 XTIMCLK)
      7. 7.9.7 フラッシュ のタイミング
        1. 7.9.7.1 A および S 温度仕様品のフラッシュ耐久性
        2. 7.9.7.2 Q 温度仕様品のフラッシュ耐久性
        3. 7.9.7.3 150MHz SYSCLKOUT でのフラッシュ・パラメータ
        4. 7.9.7.4 フラッシュ / OTP アクセス・タイミング
        5. 7.9.7.5 フラッシュ・データ保持期間
    10. 7.10 オンチップ A/D コンバータ
      1. 7.10.1 ADC の電気的特性 (推奨動作条件範囲内)
      2. 7.10.2 ADC パワーアップ制御ビットのタイミング
        1. 7.10.2.1 ADC パワーアップ遅延
        2. 7.10.2.2 各種 ADC 構成での標準消費電流 (25MHz ADCCLK 時)
      3. 7.10.3 定義
      4. 7.10.4 シーケンシャル・サンプリング・モード (シングル・チャネル) (SMODE = 0)
        1. 7.10.4.1 シーケンシャル・サンプリング・モードのタイミング
      5. 7.10.5 同時サンプリング・モード (デュアル・チャネル) (SMODE = 1)
        1. 7.10.5.1 同時サンプリング・モードのタイミング
      6. 7.10.6 詳細説明
    11. 7.11 F2833x デバイスと F2823x デバイス間の移行
  8. 8 詳細説明
    1. 8.1 概要
      1. 8.1.1  C28x CPU
      2. 8.1.2  メモリ・バス (ハーバード・バス・アーキテクチャ)
      3. 8.1.3  ペリフェラル・バス
      4. 8.1.4  リアルタイムの JTAG および分析
      5. 8.1.5  外部インターフェイス (XINTF)
      6. 8.1.6  フラッシュ
      7. 8.1.7  M0、M1 SARAM
      8. 8.1.8  L0、L1、L2、L3、L4、 L5、L6、L7 SARAM
      9. 8.1.9  ブート ROM
        1. 8.1.9.1 ブートローダが使用するペリフェラル・ピン
      10. 8.1.10 セキュリティ
      11. 8.1.11 ペリフェラル割り込み拡張 (PIE) ブロック
      12. 8.1.12 外部割り込み (XINT1～XINT7、XNMI)
      13. 8.1.13 発振器および PLL
      14. 8.1.14 ウォッチドッグ
      15. 8.1.15 ペリフェラル・クロック
      16. 8.1.16 低消費電力モード
      17. 8.1.17 ペリフェラル・フレーム 0、1、2、3 (PFn)
      18. 8.1.18 汎用入出力 (GPIO) マルチプレクサ
      19. 8.1.19 32 ビット CPU タイマ (0、1、2)
      20. 8.1.20 制御ペリフェラル
      21. 8.1.21 シリアル・ポート・ペリフェラル
    2. 8.2 ペリフェラル
      1. 8.2.1  DMAの概要
      2. 8.2.2  32 ビット CPU タイマ 0、CPU タイマ 1、CPU タイマ 2
      3. 8.2.3  拡張 PWM モジュール
      4. 8.2.4  高分解能 PWM (HRPWM)
      5. 8.2.5  拡張 CAP モジュール
      6. 8.2.6  拡張 QEP モジュール
      7. 8.2.7  A/D コンバータ (ADC) モジュール
        1. 8.2.7.1 ADC を使用しない場合の ADC 接続
        2. 8.2.7.2 ADC レジスタ
        3. 8.2.7.3 ADC 較正
      8. 8.2.8  マルチチャネル・バッファ付きシリアル・ポート (McBSP) モジュール
      9. 8.2.9  拡張コントローラ・エリア・ネットワーク (eCAN) モジュール (eCAN-A および eCAN-B)
      10. 8.2.10 シリアル通信インターフェイス (SCI) モジュール (SCI-A、SCI-B、SCI-C)
      11. 8.2.11 シリアル・ペリフェラル・インターフェイス (SPI) モジュール (SPI-A)
      12. 8.2.12 I2C (Inter-Integrated Circuit)
      13. 8.2.13 GPIO マルチプレクサ
      14. 8.2.14 外部インターフェイス (XINTF)
    3. 8.3 メモリ・マップ
    4. 8.4 レジスタ・マップ
      1. 8.4.1 デバイス・エミュレーション・レジスタ
    5. 8.5 割り込み
      1. 8.5.1 外部割り込み
    6. 8.6 システム制御
      1. 8.6.1 OSC および PLL ブロック
        1. 8.6.1.1 外部基準発振器クロック・オプション
        2. 8.6.1.2 PLLベースのクロック・モジュール
        3. 8.6.1.3 入力クロック喪失
      2. 8.6.2 ウォッチドッグ・ブロック
    7. 8.7 低消費電力モード・ブロック
  9. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 TI リファレンス・デザイン
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 使い始めと次の手順
    2. 10.2 デバイスおよび開発ツールの命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 Electrostatic Discharge Caution
    8. 10.8 Glossary
  11. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ再設計の詳細
    2. 11.2 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • ZJZ|176
  • ZAY|179
  • PGF|176
  • PTP|176
サーマルパッド・メカニカル・データ
発注情報

6.2 信号の説明

表 6-1 では、信号について説明します。GPIO 機能 (斜体で表示) がリセット時のデフォルトです。その下に表示されているペリフェラル信号は、代替機能です。一部のペリフェラル機能は、すべてのデバイスで利用できるわけではありません。詳細は 表 5-1 および 表 5-2 を参照してください。入力は、5V 許容ではありません。XINTF 出力機能を生成できるすべてのピンの駆動能力は 8mA (標準値) です。これは、ピンが XINTF 機能用に設定されていない場合でも同様です。他のすべてのピンの駆動能力は、特に記述のない限り、4mA (標準値) です。すべての GPIO ピンは I/O であり、内部プルアップを備えており、ピンごとにイネーブルまたはディセーブルを選択できます。この機能は、GPIO ピンにのみ適用されます。GPIO0～GPIO11 ピンのプルアップは、リセット時にはイネーブルされていません。GPIO12～GPIO87 のプルアップは、リセット時にイネーブルされます。

表 6-1 信号の説明
名称ピン番号説明(1)
PGF、
PTP
ピン番号		ZHH、
ZAY
ボール番号		ZJZ
ボール番号
JTAG
TRST78M10L11内部プルダウン付きの JTAG テスト・リセット。TRST を HIGH に駆動すると、スキャン・システムがデバイスの動作を制御するようになります。この信号が接続されていない場合、または LOW に駆動されている場合、デバイスは機能モードで動作し、テスト・リセット信号は無視されます。
注：TRST は、アクティブ HIGH のテスト・ピンであり、通常のデバイス動作中は常に LOW に維持する必要があります。このピンには外付けプルダウン抵抗が必要です。この抵抗の値は、設計に適用されるデバッガ・ポッドの駆動能力に基づいて決定する必要があります。一般的には、2.2kΩ の抵抗を使用すれば、適切な保護が得られます。この抵抗の値は、アプリケーションによって決まるので、デバッガおよびアプリケーションが適切に動作するように、各ターゲット・ボードを検証することを推奨します。(I, ↓)
TCK87N12M14内部プルアップ付き JTAG テスト・クロック (I, ↑)
TMS79P10M12内部プルアップ付き JTAG テスト・モード選択 (TMS)。このシリアル制御入力は、TCK の立ち上がりエッジで、TAP コントローラにシフトインされます。(I, ↑)
TDI76M9N12内部プルアップ付き JTAG テスト・データ入力 (TDI)。TDI は、TCK の立ち上がりエッジで、選択したレジスタ (命令またはデータ) にシフトインされます。(I, ↑)
TDO77K9N13JTAG スキャンアウト、テスト・データ出力 (TDO)。選択したレジスタ (命令またはデータ) の内容は、TCK の立ち下がりエッジで、TDO からシフトアウトされます。(O/Z 8mA 駆動)
EMU085L11N7エミュレータ・ピン 0。TRST が HIGH に駆動されているとき、このピンは、JTAG デバッグ・プローブ・システムに対する割り込み、または同システムからの割り込みとして使用され、JTAG スキャンによって入力または出力として定義されます。このピンは、デバイスをバウンダリ・スキャン・モードにするためにも使用されます。EMU0 ピンがロジック HIGH 状態、EMU1 ピンがロジック LOW 状態のとき、TRST ピンの立ち上がりエッジによって、デバイスがバウンダリ・スキャン・モードにラッチされます。(I/O/Z, 8mA 駆動 ↑)
注：このピンには外付けプルアップ抵抗が必要です。この抵抗の値は、設計に適用されるデバッガ・ポッドの駆動能力に基づいて決定する必要があります。一般的には、2.2kΩ～4.7kΩ の抵抗が適切です。この抵抗の値は、アプリケーションによって決まるので、デバッガおよびアプリケーションが適切に動作するように、各ターゲット・ボードを検証することを推奨します。
EMU186P12P8エミュレータ・ピン 1。TRST が HIGH に駆動されているとき、このピンは、JTAG デバッグ・プローブ・システムに対する割り込み、または同システムからの割り込みとして使用され、JTAG スキャンによって入力または出力として定義されます。このピンは、デバイスをバウンダリ・スキャン・モードにするためにも使用されます。EMU0 ピンがロジック HIGH 状態、EMU1 ピンがロジック LOW 状態のとき、TRST ピンの立ち上がりエッジによって、デバイスがバウンダリ・スキャン・モードにラッチされます。(I/O/Z, 8mA 駆動 ↑)
注：このピンには外付けプルアップ抵抗が必要です。この抵抗の値は、設計に適用されるデバッガ・ポッドの駆動能力に基づいて決定する必要があります。一般的には、2.2kΩ～4.7kΩ の抵抗が適切です。この抵抗の値は、アプリケーションによって決まるので、デバッガおよびアプリケーションが適切に動作するように、各ターゲット・ボードを検証することを推奨します。
フラッシュ
VDD3VFL84M11L93.3V フラッシュ・コア電源ピン。このピンは、常時 3.3V に接続する必要があります。
TEST181K10M7テスト・ピン。TI で使用のため予約済み。未接続のままにする必要があります。(I/O)
TEST282P11L7テスト・ピン。TI で使用のため予約済み。未接続のままにする必要があります。(I/O)
クロック
XCLKOUT138C11A10SYSCLKOUT から生成される出力クロック。XCLKOUTは、SYSCLKOUT と同じ周波数、1/2 の周波数、または 1/4 の周波数のいずれかです。これは、XINTCNF2 レジスタのビット18:16 (XTIMCLK) およびビット 2 (CLKMODE) によって制御されます。リセット時は、XCLKOUT = SYSCLKOUT/4 です。XCLKOUT 信号は、XINTCNF2[CLKOFF] を 1 に設定するとオフにできます。他の GPIO ピンとは異なり、XCLKOUT ピンはリセット時に高インピーダンス状態になりません。(O/Z, 8mA 駆動)。
XCLKIN105J14G13外部発振器入力。このピンは、外部 3.3V 発振器からクロックを供給するためのものです。この場合、X1 ピンを GND に接続する必要があります。水晶振動子 / 発振子を使用する場合 (または、外付けの 1.9V 発振器を使用して X1 ピンにクロックを供給する場合)、このピンを GND に接続する必要があります。(I)
X1104J13G14内部 / 外部発振器入力。 内部発振器を使用するには、X1 と X2 の間に水晶振動子またはセラミック発振子を接続します。X1 ピンは、1.9V/1.8V コア・デジタル電源を基準としています。1.9V/1.8V の外部発振器を X1 ピンに接続することもできます。この場合、XCLKIN ピンをグランドに接続する必要があります。XCLKIN ピンで 3.3V の外部発振器を使用する場合は、X1 を GND に接続する必要があります。(I)
X2102J11H14内蔵発振器出力。X1とX2の間に水晶振動子またはセラミック共振器を接続できます。X2を使用しない場合は、未接続のままにする必要があります。(O)
RESET
XRS80L10M13デバイス・リセット (IN) およびウォッチドッグ・リセット (OUT)。
デバイス・リセット。XRS は、デバイスの実行を終了させます。PC は、0x3FFFC0 の位置にあるアドレスを指します。XRS を HIGH レベルに駆動すると、PC が指しているアドレスから実行が開始されます。ウォッチドッグ・リセットが発生すると、MCU によってこのピンが LOW に駆動されます。ウォッチドッグ・リセット中 、 ウォッチドッグ・リセット期間である 512 OSCCLK サイクルにわたって、XRS ピンが LOW に駆動されます。(I/OD, ↑)
このピンの出力バッファは、内部プルアップ付きのオープン・ドレインです。このピンが外部デバイスによって駆動される場合は、オープン・ドレイン・デバイスを使用して駆動する必要があります。
パワーダウン時のタイミング要件が満たされるようにするために、このピンに外部 R-C 回路を使うこともできます。
ADC 信号
ADCINA735K4K1ADC グループ A、チャネル 7 入力 (I)
ADCINA636J5K2ADC グループ A、チャネル 6 入力 (I)
ADCINA537L1L1ADC グループ A、チャネル 5 入力 (I)
ADCINA438L2L2ADC グループ A、チャネル 4 入力 (I)
ADCINA339L3L3ADC グループ A、チャネル 3 入力 (I)
ADCINA240M1M1ADC グループ A、チャネル 2 入力 (I)
ADCINA141N1M2ADC グループ A、チャネル 1 入力 (I)
ADCINA042M3M3ADC グループ A、チャネル 0 入力 (I)
ADCINB753K5N6ADC グループ B、チャネル 7 入力 (I)
ADCINB652P4M6ADC グループ B、チャネル 6 入力 (I)
ADCINB551N4N5ADC グループ B、チャネル 5 入力 (I)
ADCINB450M4M5ADC グループ B、チャネル 4 入力 (I)
ADCINB349L4N4ADC グループ B、チャネル 3 入力 (I)
ADCINB248P3M4ADC グループ B、チャネル 2 入力 (I)
ADCINB147N3N3ADC グループ B、チャネル 1 入力 (I)
ADCINB046P2P3ADC グループ B、チャネル 0 入力 (I)
ADCLO43M2N2低い基準電圧 (アナログ・グランドに接続) (I)
ADCRESEXT57M5P6ADC 外部電流バイアス抵抗。22kΩ の抵抗をアナログ・グランドに接続します。
ADCREFIN54L5P7外部基準電圧入力ピン (I)
ADCREFP56P5P5内部基準電圧正出力。アナログ・グランドに対して、2.2μF の低 ESR (1.5Ω 未満) セラミック・バイパス・コンデンサが必要です。(O)
注：ADC クロック・レートを使って、システムで使用されているコンデンサのデータシートから ESR 仕様を導出します。
ADCREFM55N5P4内部基準電圧中間出力。アナログ・グランドに対して、2.2μFの低 ESR (1.5Ω 未満) セラミック・バイパス・コンデンサが必要です。(O)
注：ADC クロック・レートを使って、システムで使用されているコンデンサのデータシートから ESR 仕様を導出します。
CPU および I/O の電源ピン
VDDA234K2K4ADC アナログ電源ピン
VSSA233K3P1ADC アナログ・グランド・ピン
VDDAIO45N2L5ADC アナログ I/O 電源ピン
VSSAIO44P1N1ADC アナログ I/O グランド・ピン
VDD1A1831J4K3ADC アナログ電源ピン
VSS1AGND32K1L4ADC アナログ・グランド・ピン
VDD2A1859M6L6ADC アナログ電源ピン
VSS2AGND58K6P2ADC アナログ・グランド・ピン
VDD4B1D4CPU およびロジックのデジタル電源ピン
VDD15B5D5
VDD23B11D8
VDD29C8D9
VDD61D13E11
VDD101E9F4
VDD109F3F11
VDD117F13H4
VDD126H1J4
VDD139H12J11
VDD146J2K11
VDD154K14L8
VDD167N6
VDDIO9A4A13デジタル I/O 電源ピン
VDDIO71B10B1
VDDIO93E7D7
VDDIO107E12D11
VDDIO121F5E4
VDDIO143L8G4
VDDIO159H11G11
VDDIO170N14L10
VDDION14
VSS3A5A1デジタル・グランド・ピン
VSS8A10A2
VSS14A11A14
VSS22B4B14
VSS30C3F6
VSS60C7F7
VSS70C9F8
VSS83D1F9
VSS92D6G6
VSS103D14G7
VSS106E8G8
VSS108E14G9
VSS118F4H6
VSS120F12H7
VSS125G1H8
VSS140H10H9
VSS144H13J6
VSS147J3J7
VSS155J10J8
VSS160J12J9
VSS166M12P13
VSS171N10P14
VSSN11
VSSP6
VSSP8
GPIO およびペリフェラル信号
GPIO0
EPWM1A
-
-		5C1D1汎用入出力 0 (I/O/Z)
拡張 PWM1 出力 A および HRPWM チャネル (O)
-
-
GPIO1
EPWM1B
ECAP6
MFSRB		6D3D2汎用入出力 1 (I/O/Z)
拡張 PWM1 出力 B (O)
拡張キャプチャ 6 入出力 (I/O)
McBSP-B 受信フレーム 同期 (I/O)
GPIO2
EPWM2A
-
-		7D2D3汎用入出力 2 (I/O/Z)
拡張 PWM2 出力 A および HRPWM チャネル (O)
-
-
GPIO3
EPWM2B
ECAP5
MCLKRB		10E4E1汎用入出力 3 (I/O/Z)
拡張PWM2 出力 B (O)
拡張キャプチャ 5 入出力 (I/O)
McBSP-B 受信クロック (I/O)
GPIO4
EPWM3A
-
-		11E2E2汎用入出力 4 (I/O/Z)
拡張PWM3 出力 A および HRPWM チャネル (O)
-
-
GPIO5
EPWM3B
MFSRA
ECAP1		12E3E3汎用入出力 5 (I/O/Z)
拡張 PWM3 出力 B (O)
McBSP-A 受信フレーム同期 (I/O)
拡張キャプチャ入出力 1 (I/O)
GPIO6
EPWM4A
EPWMSYNCI
EPWMSYNCO		13E1F1汎用入出力 6 (I/O/Z)
拡張 PWM4 出力 A および HRPWM チャネル (O)
外部 ePWM 同期パルス入力 (I)
外部 ePWM 同期パルス出力 (O)
GPIO7
EPWM4B
MCLKRA
ECAP2		16F2F2汎用入出力 7 (I/O/Z)
拡張 PWM4 出力 B (O)
McBSP-A 受信クロック (I/O)
拡張キャプチャ入出力 2 (I/O)
GPIO8
EPWM5A
CANTXB
ADCSOCAO		17F1F3汎用入出力 8 (I/O/Z)
拡張 PWM5 出力 A および HRPWM チャネル (O)
拡張 CAN-B 送信 (O)
ADC 変換開始 A (O)
GPIO9
EPWM5B
SCITXDB
ECAP3		18G5G1汎用入出力 9 (I/O/Z)
拡張 PWM5 出力 B (O)
SCI-B 送信データ (O)
拡張キャプチャ入出力 3 (I/O)
GPIO10
EPWM6A
CANRXB
ADCSOCBO		19G4G2汎用入出力10 (I/O/Z)
拡張 PWM6 出力 A および HRPWM チャネル (O)
拡張 CAN-B 受信 (I)
ADC 変換開始 B (O)
GPIO11
EPWM6B
SCIRXDB
ECAP4		20G2G3汎用入出力 11 (I/O/Z)
拡張 PWM6 出力 B (O)
SCI-B 受信データ (I)
拡張 CAP 入出力 4 (I/O)
GPIO12
TZ1
CANTXB
MDXB		21G3H1汎用入出力 12 (I/O/Z)
トリップ・ゾーン入力 1 (I)
拡張 CAN-B 送信 (O)
McBSP-B 送信シリアル・データ (O)
GPIO13
TZ2
CANRXB
MDRB		24H3H2汎用入出力13 (I/O/Z)
トリップ・ゾーン入力 2 (I)
拡張 CAN-B 受信 (I)
McBSP-B 受信シリアル・データ (I)
GPIO1425H2H3汎用入出力 14 (I/O/Z)
TZ3/ XHOLDトリップ・ゾーン入力 3 / 外部ホールド要求。XHOLD は、アクティブ (LOW) のとき、外部インターフェイス (XINTF) に対して、外部バスを解放して、すべてのバスおよびストローブを高インピーダンス状態にするよう要求します。TZ3 信号がアクティブになったときにこの動作が発生しないようにするためには、XINTCNF2[HOLD] = 1 を書き込んでこの機能を無効にします。これを行わなければ、TZ3 が LOW になると、いつでも INTF バスが高インピーダンスになります。ePWM 側では、コードによってイネーブルにされない限り、TZn 信号は、デフォルトで無視されます。現在のアクセスが完了し、XINTF に保留中のアクセスがない場合、XINTF はバスを解放します。(I)
SCITXDBSCI-B 送信 (O)
MCLKXBMcBSP-B 送信クロック (I/O)
GPIO1526H4J1汎用入出力 15 (I/O/Z)
TZ4/ XHOLDA トリップ・ゾーン入力 4 / 外部ホールド・アクノリッジ。このピン機能の選択は、GPADIR レジスタで選択した方向によって決まります。このピンが入力として構成されている場合は、TZ4 機能が選択されます。このピンが出力として構成されている場合は、XHOLDA 機能が選択されます。XHOLDA は、XINTF が XHOLD 要求を許可したときにアクティブ (LOW) に駆動されます。すべての XINTF バスおよびストローブ信号は高インピーダンス状態になります。XHOLD 信号が解放されると、XHOLDA が解放されます。外部デバイスは、XHOLDA がアクティブ (LOW) のときにのみ外部バスを駆動するようにします。(I/O)
SCIRXDBSCI-B 受信 (I)
MFSXBMcBSP-B 送信フレーム同期 (I/O)
GPIO16
SPISIMOA
CANTXB
TZ5		27H5J2汎用入出力 16 (I/O/Z)
SPI スレーブ入力、マスタ出力 (I/O)
拡張CAN-B 送信 (O)
トリップ・ゾーン入力 5 (I)
GPIO17
SPISOMIA
CANRXB
TZ6		28J1J3汎用入出力 17 (I/O/Z)
SPI-A スレーブ出力、マスタ入力 (I/O)
拡張CAN-B 受信 (I)
トリップ・ゾーン入力 6 (I)
GPIO18
SPICLKA
SCITXDB
CANRXA		62L6N8汎用入出力 18 (I/O/Z)
SPI-A クロック入出力 (I/O)
SCI-B 送信 (O)
拡張 CAN-A 受信 (I)
GPIO19
SPISTEA
SCIRXDB
CANTXA		63K7M8汎用入出力 19 (I/O/Z)
SPI-A スレーブ送信イネーブル入出力 (I/O)
SCI-B 受信 (I)
拡張 CAN-A 送信 (O)
GPIO20
EQEP1A
MDXA
CANTXB		64L7P9汎用入出力 20 (I/O/Z)
拡張 QEP1 入力 A (I)
McBSP-A 送信シリアル・データ (O)
拡張 CAN-B 送信 (O)
GPIO21
EQEP1B
MDRA
CANRXB		65P7N9汎用入出力 21 (I/O/Z)
拡張 QEP1 入力 B (I)
McBSP-A 受信シリアル・データ (I)
拡張 CAN-B 受信 (I)
GPIO22
EQEP1S
MCLKXA
SCITXDB		66N7M9汎用入出力 22 (I/O/Z)
拡張 QEP1 ストローブ (I/O)
McBSP-A 送信クロック (I/O)
SCI-B 送信 (O)
GPIO23
EQEP1I
MFSXA
SCIRXDB		67M7P10汎用入出力 23 (I/O/Z)
拡張 QEP1 インデックス (I/O)
McBSP-A 送信フレーム同期 (I/O)
SCI-B 受信 (I)
GPIO24
ECAP1
EQEP2A
MDXB		68M8N10汎用入出力 24 (I/O/Z)
拡張キャプチャ 1 (I/O)
拡張 QEP2 入力 A (I)
McBSP-B 送信シリアル・データ (O)
GPIO25
ECAP2
EQEP2B
MDRB		69N8M10汎用入出力 25 (I/O/Z)
拡張キャプチャ 2 (I/O)
拡張 QEP2 入力 B (I)
McBSP-B 受信シリアル・データ (I)
GPIO26
ECAP3
EQEP2I
MCLKXB		72K8P11汎用入出力 26 (I/O/Z)
拡張キャプチャ 3 (I/O)
拡張 QEP2 インデックス (I/O)
McBSP-B 送信クロック (I/O)
GPIO27
ECAP4
EQEP2S
MFSXB		73L9N11汎用入出力 27 (I/O/Z)
拡張キャプチャ 4 (I/O)
拡張 QEP2 ストローブ (I/O)
McBSP-B 送信フレーム同期 (I/O)
GPIO28
SCIRXDA
XZCS6		141E10D10汎用入出力 28 (I/O/Z)
SCI 受信データ (I)
外部インターフェイス・ゾーン 6 チップ・セレクト (O)
GPIO29
SCITXDA
XA19		2C2C1汎用入出力 29(I/O/Z)
SCI 送信データ (O)
外部インターフェイス・アドレス・ライン 19 (O)
GPIO30
CANRXA
XA18		1B2C2汎用入出力 30 (I/O/Z)
拡張 CAN-A 受信 (I)
外部インターフェイス・アドレス・ライン 18 (O)
GPIO31
CANTXA
XA17		176A2B2汎用入出力 31 (I/O/Z)
拡張 CAN-A 送信 (O)
外部インターフェイス・アドレス・ライン 17 (O)
GPIO32
SDAA
EPWMSYNCI
ADCSOCAO		74N9M11汎用入出力 32 (I/O/Z)
I2C データ・オープン・ドレイン双方向ポート (I/OD)
拡張 PWM 外部同期パルス入力 (I)
ADC 変換開始 A (O)
GPIO33
SCLA
EPWMSYNCO
ADCSOCBO		75P9P12汎用入出力 33 (I/O/Z)
I2C クロック・オープン・ドレイン双方向ポート (I/OD)
拡張 PWM 外部同期パルス出力 (O)
ADC 変換開始 B (O)
GPIO34
ECAP1
XREADY		142D10A9汎用入出力 34 (I/O/Z)
拡張キャプチャ入出力 1 (I/O)
外部インターフェイス・レディ信号。このピンは常に (直接) XINTF に接続されていることに注意してください。XINTF を使用するとともに、アプリケーションがこのピンを GPIO として使用する場合は、XINTF がレディ信号を無視するように構成する必要があります。
GPIO35
SCITXDA
XR/ W		148A9B9汎用入出力 35 (I/O/Z)
SCI-A 送信データ (O)
外部インターフェイス読み取り、非書き込みストローブ
GPIO36
SCIRXDA
XZCS0		145C10C9汎用入出力 36 (I/O/Z)
SCI 受信データ (I)
外部インターフェイス・ゾーン 0 チップ・セレクト (O)
GPIO37
ECAP2
XZCS7		150D9B8汎用入出力 37 (I/O/Z)
拡張キャプチャ入出力 2 (I/O)
外部インターフェイス・ゾーン 7 チップ・セレクト (O)
GPIO38
-
XWE0		137D11C10汎用入出力 38 (I/O/Z)
-
外部インターフェイス書き込みイネーブル 0 (O)
GPIO39
-
XA16		175B3C3汎用入出力 39 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 16 (O)
GPIO40
-
XA0/ XWE1		151D8C8汎用入出力 40 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 0 / 外部インターフェイス書き込みイネーブル 1 (O)
GPIO41
-
XA1		152A8A7汎用入出力 41 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 1 (O)
GPIO42
-
XA2		153B8B7汎用入出力 42 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 2 (O)
GPIO43
-
XA3		156B7C7汎用入出力 43 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 3 (O)
GPIO44
-
XA4		157A7A6汎用入出力 44 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 4 (O)
GPIO45
-
XA5		158D7B6汎用入出力 45 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 5 (O)
GPIO46
-
XA6		161B6C6汎用入出力 46 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 6 (O)
GPIO47
-
XA7		162A6D6汎用入出力 47 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 7 (O)
GPIO48
ECAP5
XD31		88P13L14汎用入出力 48 (I/O/Z)
拡張キャプチャ入出力 5 (I/O)
外部インターフェイス・データ・ライン 31 (I/O/Z)
GPIO49
ECAP6
XD30		89N13L13汎用入出力 49 (I/O/Z)
拡張キャプチャ入出力 6 (I/O)
外部インターフェイス・データ・ライン 30 (I/O/Z)
GPIO50
EQEP1A
XD29		90P14L12汎用入出力 50 (I/O/Z)
拡張 QEP1 入力 A (I)
外部インターフェイス・データ・ライン 29 (I/O/Z)
GPIO51
EQEP1B
XD28		91M13K14汎用入出力 51 (I/O/Z)
拡張 QEP1 入力 B (I)
外部インターフェイス・データ・ライン 28 (I/O/Z)
GPIO52
EQEP1S
XD27		94M14K13汎用入出力 52 (I/O/Z)
拡張 QEP1 ストローブ (I/O)
外部インターフェイス・データ・ライン 27 (I/O/Z)
GPIO53
EQEP1I
XD26		95L12K12汎用入出力53 (I/O/Z)
拡張 QEP1 インデックス (I/O)
外部インターフェイス・データ・ライン 26 (I/O/Z)
GPIO54
SPISIMOA
XD25		96L13J14汎用入出力 54 (I/O/Z)
SPI-A スレーブ入力、マスタ出力 (I/O)
外部インターフェイス・データ・ライン 25 (I/O/Z)
GPIO55
SPISOMIA
XD24		97L14J13汎用入出力 55 (I/O/Z)
SPI-A スレーブ出力、マスタ入力 (I/O)
外部インターフェイス・データ・ライン 24 (I/O/Z)
GPIO56
SPICLKA
XD23		98K11J12汎用入出力 56 (I/O/Z)
SPI-A クロック (I/O)
外部インターフェイス・データ・ライン 23 (I/O/Z)
GPIO57
SPISTEA
XD22		99K13H13汎用入出力 57 (I/O/Z)
SPI-A スレーブ送信イネーブル (I/O)
外部インターフェイス・データ・ライン 22 (I/O/Z)
GPIO58
MCLKRA
XD21		100K12H12汎用入出力 58 (I/O/Z)
McBSP-A 受信クロック (I/O)
外部インターフェイス・データ・ライン 21 (I/O/Z)
GPIO59
MFSRA
XD20		110H14H11汎用入出力 59 (I/O/Z)
McBSP-A 受信フレーム同期 (I/O)
外部インターフェイス・データ・ライン 20 (I/O/Z)
GPIO60
MCLKRB
XD19		111G14G12汎用入出力 60 (I/O/Z)
McBSP-B 受信クロック (I/O)
外部インターフェイス・データ・ライン 19 (I/O/Z)
GPIO61
MFSRB
XD18		112G12F14汎用入出力 61 (I/O/Z)
McBSP-B 受信フレーム同期 (I/O)
外部インターフェイス・データ・ライン 18 (I/O/Z)
GPIO62
SCIRXDC
XD17		113G13F13汎用入出力 62 (I/O/Z)
SCI-C 受信データ (I)
外部インターフェイス・データ・ライン 17 (I/O/Z)
GPIO63
SCITXDC
XD16		114G11F12汎用入出力 63 (I/O/Z)
SCI-C 送信データ (O)
外部インターフェイス・データ・ライン 16 (I/O/Z)
GPIO64
-
XD15		115G10E14汎用入出力 64 (I/O/Z)
-
外部インターフェイス・データ・ライン 15 (I/O/Z)
GPIO65
-
XD14		116F14E13汎用入出力 65 (I/O/Z)
-
外部インターフェイス・データ・ライン 14 (I/O/Z)
GPIO66
-
XD13		119F11E12汎用入出力 66 (I/O/Z)
-
外部インターフェイス・データ・ライン 13 (I/O/Z)
GPIO67
-
XD12		122E13D14汎用入出力 67 (I/O/Z)
-
外部インターフェイス・データ・ライン 12 (I/O/Z)
GPIO68
-
XD11		123E11D13汎用入出力 68 (I/O/Z)
-
外部インターフェイス・データ・ライン 11 (I/O/Z)
GPIO69
-
XD10		124F10D12汎用入出力 69 (I/O/Z)
-
外部インターフェイス・データ・ライン 10 (I/O/Z)
GPIO70
-
XD9		127D12C14汎用入出力 70 (I/O/Z)
-
外部インターフェイス・データ・ライン 9 (I/O/Z)
GPIO71
-
XD8		128C14C13汎用入出力 71 (I/O/Z)
-
外部インターフェイス・データ・ライン 8 (I/O/Z)
GPIO72
-
XD7		129B14B13汎用入出力 72 (I/O/Z)
-
外部インターフェイス・データ・ライン 7 (I/O/Z)
GPIO73
-
XD6		130C12A12汎用入出力 73 (I/O/Z)
-
外部インターフェイス・データ・ライン 6 (I/O/Z)
GPIO74
-
XD5		131C13B12汎用入出力 74 (I/O/Z)
-
外部インターフェイス・データ・ライン 5 (I/O/Z)
GPIO75
-
XD4		132A14C12汎用入出力 75 (I/O/Z)
-
外部インターフェイス・データ・ライン 4 (I/O/Z)
GPIO76
-
XD3		133B13A11汎用入出力 76 (I/O/Z)
-
外部インターフェイス・データ・ライン 3 (I/O/Z)
GPIO77
-
XD2		134A13B11汎用入出力 77 (I/O/Z)
-
外部インターフェイス・データ・ライン 2 (I/O/Z)
GPIO78
-
XD1		135B12C11汎用入出力 78 (I/O/Z)
-
外部インターフェイス・データ・ライン 1 (I/O/Z)
GPIO79
-
XD0		136A12B10汎用入出力 79 (I/O/Z)
-
外部インターフェイス・データ・ライン 0 (I/O/Z)
GPIO80
-
XA8		163C6A5汎用入出力 80 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 8 (O)
GPIO81
-
XA9		164E6B5汎用入出力 81 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 9 (O)
GPIO82
-
XA10		165C5C5汎用入出力 82 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 10 (O)
GPIO83
-
XA11		168D5A4汎用入出力 83 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 11 (O)
GPIO84
-
XA12		169E5B4汎用入出力 84 (I/O/Z)

外部インターフェイス・アドレス・ライン 12 (O)
GPIO85
-
XA13		172C4C4汎用入出力 85 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 13 (O)
GPIO86
-
XA14		173D4A3汎用入出力 86 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 14 (O)
GPIO87
-
XA15		 174 A3 B3 汎用入出力 87 (I/O/Z)
-
外部インターフェイス・アドレス・ライン 15 (O)
XRD149B9A8外部インターフェイス読み取りイネーブル
(1) I = 入力、O = 出力、Z = 高インピーダンス、OD = オープン・ドレイン、↑ = プルアップ、↓ = プルダウン