JAJSFZ5Q June   2007  – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1. 3.1 機能ブロック図
  4. 4 改訂履歴
  5. 5 デバイスの比較
    1. 5.1 関連製品
  6. 6 端子構成および機能
    1. 6.1 ピン配置図
    2. 6.2 信号の説明
  7. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格 - 車載用
    3. 7.3  ESD 定格 - 民生用
    4. 7.4  推奨動作条件
    5. 7.5  消費電力の概略
      1. 7.5.1 TMS320F28335/F28235 電源ピンでの消費電流 (150MHz SYSCLKOUT)
      2. 7.5.2 TMS320F2834/F28234 電源ピンでの消費電流 (150MHz SYSCLKOUT)
      3. 7.5.3 消費電流の低減
      4. 7.5.4 消費電流のグラフ
    6. 7.6  電気的特性
    7. 7.7  熱抵抗特性
      1. 7.7.1 PGF パッケージ
      2. 7.7.2 PTP パッケージ
      3. 7.7.3 ZHH パッケージ
      4. 7.7.4 ZAY パッケージ
      5. 7.7.5 ZJZ パッケージ
    8. 7.8  熱設計の検討事項
    9. 7.9  タイミングおよびスイッチング特性
      1. 7.9.1 タイミング・パラメータの記号説明
        1. 7.9.1.1 タイミング・パラメータに関する一般的注意事項
        2. 7.9.1.2 テスト負荷回路
        3. 7.9.1.3 デバイス・クロック表
          1. 7.9.1.3.1 クロックおよび命名規則 (150MHz デバイス)
          2. 7.9.1.3.2 クロックおよび命名規則 (100MHz デバイス)
      2. 7.9.2 電源シーケンス
        1. 7.9.2.1 パワー・マネージメントおよび監視回路ソリューション
        2. 7.9.2.2 リセット (XRS) のタイミング要件
      3. 7.9.3 クロックの要件および特性
        1. 7.9.3.1 入力クロック周波数
        2. 7.9.3.2 XCLKIN のタイミング要件 – PLL イネーブル
        3. 7.9.3.3 XCLKIN のタイミング要件 – PLL ディセーブル
        4. 7.9.3.4 XCLKOUT のスイッチング特性 (PLL バイパスまたはイネーブル)
        5. 7.9.3.5 タイミング図
      4. 7.9.4 ペリフェラル
        1. 7.9.4.1 汎用入出力 (GPIO)
          1. 7.9.4.1.1 GPIO - 出力タイミング
            1. 7.9.4.1.1.1 汎用出力のスイッチング特性
          2. 7.9.4.1.2 GPIO - 入力タイミング
            1. 7.9.4.1.2.1 汎用入力のタイミング要件
          3. 7.9.4.1.3 入力信号のサンプリング・ウィンドウ幅
          4. 7.9.4.1.4 低消費電力モードのウェークアップ・タイミング
            1. 7.9.4.1.4.1 アイドル・モードのタイミング要件
            2. 7.9.4.1.4.2 アイドル・モードのスイッチング特性
            3. 7.9.4.1.4.3 アイドル・モードのタイミング図
            4. 7.9.4.1.4.4 スタンバイ・モードのタイミング要件
            5. 7.9.4.1.4.5 スタンバイ・モードのスイッチング特性
            6. 7.9.4.1.4.6 スタンバイ・モードのタイミング図
            7. 7.9.4.1.4.7 ホールト・モードのタイミング要件
            8. 7.9.4.1.4.8 ホールト・モードのスイッチング特性
            9. 7.9.4.1.4.9 ホールト・モードのタイミング図
        2. 7.9.4.2 拡張制御ペリフェラル
          1. 7.9.4.2.1 拡張パルス幅変調器 (ePWM) タイミング
            1. 7.9.4.2.1.1 ePWM のタイミング要件
            2. 7.9.4.2.1.2 ePWM のスイッチング特性
          2. 7.9.4.2.2 トリップ・ゾーン入力のタイミング
            1. 7.9.4.2.2.1 トリップ・ゾーン入力のタイミング要件
          3. 7.9.4.2.3 高分解能 PWM のタイミング
            1. 7.9.4.2.3.1 SYSCLKOUT = (60～150MHz) での高分解能 PWM 特性
          4. 7.9.4.2.4 拡張キャプチャ (eCAP) タイミング
            1. 7.9.4.2.4.1 拡張キャプチャ (eCAP) タイミング要件
            2. 7.9.4.2.4.2 eCAP のスイッチング特性
          5. 7.9.4.2.5 拡張直交エンコーダ・パルス (eQEP) モジュールのタイミング
            1. 7.9.4.2.5.1 拡張直交エンコーダ・パルス (eQEP) モジュールのタイミング要件
            2. 7.9.4.2.5.2 eQEP のスイッチング特性
          6. 7.9.4.2.6 ADCの変換開始タイミング
            1. 7.9.4.2.6.1 外部 ADC 変換開始のスイッチング特性
            2. 7.9.4.2.6.2 ADCSOCAO または ADCSOCBO タイミング
        3. 7.9.4.3 外部割り込みのタイミング要件
          1. 7.9.4.3.1 外部割り込みのタイミング要件
          2. 7.9.4.3.2 外部割り込みのスイッチング特性
          3. 7.9.4.3.3 外部割り込みのタイミング図
        4. 7.9.4.4 I2C の電気的仕様およびタイミング
          1. 7.9.4.4.1 I2C のタイミング
        5. 7.9.4.5 シリアル・ペリフェラル・インターフェイス (SPI) のタイミング
          1. 7.9.4.5.1 マスタ・モードのタイミング
            1. 7.9.4.5.1.1 SPI マスタ・モードの外部タイミング (クロック位相 = 0)
            2. 7.9.4.5.1.2 SPI マスタ・モードの外部タイミング (クロック位相 = 1)
          2. 7.9.4.5.2 スレーブ・モードのタイミング
            1. 7.9.4.5.2.1 SPI スレーブ・モードの外部タイミング (クロック位相 = 0)
            2. 7.9.4.5.2.2 SPI スレーブ・モードの外部タイミング (クロック位相 = 1)
        6. 7.9.4.6 マルチチャネル・バッファ付きシリアル・ポート (McBSP) のタイミング
          1. 7.9.4.6.1 McBSP の送信および受信タイミング
            1. 7.9.4.6.1.1 McBSP のタイミング要件
            2. 7.9.4.6.1.2 McBSP のスイッチング特性
          2. 7.9.4.6.2 SPI マスタまたはスレーブとしての McBSP タイミング
            1. 7.9.4.6.2.1 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 10b、CLKXP = 0)
            2. 7.9.4.6.2.2 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 10b、CLKXP = 0)
            3. 7.9.4.6.2.3 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 11b、CLKXP = 0)
            4. 7.9.4.6.2.4 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 11b、CLKXP = 0)
            5. 7.9.4.6.2.5 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 10b、CLKXP = 1)
            6. 7.9.4.6.2.6 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 10b、CLKXP = 1)
            7. 7.9.4.6.2.7 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 11b、CLKXP = 1)
            8. 7.9.4.6.2.8 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 11b、CLKXP = 1)
      5. 7.9.5 MCU への JTAG デバッグ・プローブ接続 (信号バッファなし)
      6. 7.9.6 外部インターフェイス (XINTF) のタイミング
        1. 7.9.6.1 USEREADY = 0
        2. 7.9.6.2 同期モード (USEREADY = 1、READYMODE = 0)
        3. 7.9.6.3 非同期モード (USEREADY = 1、READYMODE = 1)
        4. 7.9.6.4 XINTF 信号の XCLKOUT への整列
        5. 7.9.6.5 外部インターフェイスの読み取りタイミング
          1. 7.9.6.5.1 外部インターフェイスの読み取りタイミング要件
          2. 7.9.6.5.2 外部インターフェイス読み取りのスイッチング特性
        6. 7.9.6.6 外部インターフェイスの書き込みタイミング
          1. 7.9.6.6.1 外部インターフェイス書き込みのスイッチング特性
        7. 7.9.6.7 外部インターフェイス読み取り時レディのタイミング (1つの外部ウェイト状態)
          1. 7.9.6.7.1 外部インターフェイス読み取りのスイッチング特性 (読み取り時のレディ、1つのウェイト状態)
          2. 7.9.6.7.2 外部インターフェイスの読み取りタイミング要件 (読み取り時のレディ、1つのウェイト状態)
          3. 7.9.6.7.3 同期 XREADY のタイミング要件 (読み取り時のレディ、1つのウェイト状態)
          4. 7.9.6.7.4 非同期 XREADY のタイミング要件 (読み取り時のレディ、1つのウェイト状態)
        8. 7.9.6.8 外部インターフェイス書き込み時レディのタイミング (1つの外部ウェイト状態)
          1. 7.9.6.8.1 外部インターフェイス書き込みのスイッチング特性 (書き込み時のレディ、1つのウェイト状態)
          2. 7.9.6.8.2 同期 XREADY のタイミング要件 (書き込み時のレディ、1つのウェイト状態)
          3. 7.9.6.8.3 非同期 XREADY のタイミング要件 (書き込み時のレディ、1つのウェイト状態)
        9. 7.9.6.9 XHOLD および XHOLDA のタイミング
          1. 7.9.6.9.1 XHOLD/ XHOLDA のタイミング要件 (XCLKOUT = XTIMCLK)
          2. 7.9.6.9.2 XHOLD/XHOLDA のタイミング要件 (XCLKOUT = 1/2 XTIMCLK)
      7. 7.9.7 フラッシュ のタイミング
        1. 7.9.7.1 A および S 温度仕様品のフラッシュ耐久性
        2. 7.9.7.2 Q 温度仕様品のフラッシュ耐久性
        3. 7.9.7.3 150MHz SYSCLKOUT でのフラッシュ・パラメータ
        4. 7.9.7.4 フラッシュ / OTP アクセス・タイミング
        5. 7.9.7.5 フラッシュ・データ保持期間
    10. 7.10 オンチップ A/D コンバータ
      1. 7.10.1 ADC の電気的特性 (推奨動作条件範囲内)
      2. 7.10.2 ADC パワーアップ制御ビットのタイミング
        1. 7.10.2.1 ADC パワーアップ遅延
        2. 7.10.2.2 各種 ADC 構成での標準消費電流 (25MHz ADCCLK 時)
      3. 7.10.3 定義
      4. 7.10.4 シーケンシャル・サンプリング・モード (シングル・チャネル) (SMODE = 0)
        1. 7.10.4.1 シーケンシャル・サンプリング・モードのタイミング
      5. 7.10.5 同時サンプリング・モード (デュアル・チャネル) (SMODE = 1)
        1. 7.10.5.1 同時サンプリング・モードのタイミング
      6. 7.10.6 詳細説明
    11. 7.11 F2833x デバイスと F2823x デバイス間の移行
  8. 8 詳細説明
    1. 8.1 概要
      1. 8.1.1  C28x CPU
      2. 8.1.2  メモリ・バス (ハーバード・バス・アーキテクチャ)
      3. 8.1.3  ペリフェラル・バス
      4. 8.1.4  リアルタイムの JTAG および分析
      5. 8.1.5  外部インターフェイス (XINTF)
      6. 8.1.6  フラッシュ
      7. 8.1.7  M0、M1 SARAM
      8. 8.1.8  L0、L1、L2、L3、L4、 L5、L6、L7 SARAM
      9. 8.1.9  ブート ROM
        1. 8.1.9.1 ブートローダが使用するペリフェラル・ピン
      10. 8.1.10 セキュリティ
      11. 8.1.11 ペリフェラル割り込み拡張 (PIE) ブロック
      12. 8.1.12 外部割り込み (XINT1～XINT7、XNMI)
      13. 8.1.13 発振器および PLL
      14. 8.1.14 ウォッチドッグ
      15. 8.1.15 ペリフェラル・クロック
      16. 8.1.16 低消費電力モード
      17. 8.1.17 ペリフェラル・フレーム 0、1、2、3 (PFn)
      18. 8.1.18 汎用入出力 (GPIO) マルチプレクサ
      19. 8.1.19 32 ビット CPU タイマ (0、1、2)
      20. 8.1.20 制御ペリフェラル
      21. 8.1.21 シリアル・ポート・ペリフェラル
    2. 8.2 ペリフェラル
      1. 8.2.1  DMAの概要
      2. 8.2.2  32 ビット CPU タイマ 0、CPU タイマ 1、CPU タイマ 2
      3. 8.2.3  拡張 PWM モジュール
      4. 8.2.4  高分解能 PWM (HRPWM)
      5. 8.2.5  拡張 CAP モジュール
      6. 8.2.6  拡張 QEP モジュール
      7. 8.2.7  A/D コンバータ (ADC) モジュール
        1. 8.2.7.1 ADC を使用しない場合の ADC 接続
        2. 8.2.7.2 ADC レジスタ
        3. 8.2.7.3 ADC 較正
      8. 8.2.8  マルチチャネル・バッファ付きシリアル・ポート (McBSP) モジュール
      9. 8.2.9  拡張コントローラ・エリア・ネットワーク (eCAN) モジュール (eCAN-A および eCAN-B)
      10. 8.2.10 シリアル通信インターフェイス (SCI) モジュール (SCI-A、SCI-B、SCI-C)
      11. 8.2.11 シリアル・ペリフェラル・インターフェイス (SPI) モジュール (SPI-A)
      12. 8.2.12 I2C (Inter-Integrated Circuit)
      13. 8.2.13 GPIO マルチプレクサ
      14. 8.2.14 外部インターフェイス (XINTF)
    3. 8.3 メモリ・マップ
    4. 8.4 レジスタ・マップ
      1. 8.4.1 デバイス・エミュレーション・レジスタ
    5. 8.5 割り込み
      1. 8.5.1 外部割り込み
    6. 8.6 システム制御
      1. 8.6.1 OSC および PLL ブロック
        1. 8.6.1.1 外部基準発振器クロック・オプション
        2. 8.6.1.2 PLLベースのクロック・モジュール
        3. 8.6.1.3 入力クロック喪失
      2. 8.6.2 ウォッチドッグ・ブロック
    7. 8.7 低消費電力モード・ブロック
  9. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 TI リファレンス・デザイン
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 使い始めと次の手順
    2. 10.2 デバイスおよび開発ツールの命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 Electrostatic Discharge Caution
    8. 10.8 Glossary
  11. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ再設計の詳細
    2. 11.2 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • ZJZ|176
  • PTP|176
サーマルパッド・メカニカル・データ
発注情報

8.5 割り込み

図 8-26 に、各種の割り込みソース多重化の状況を示します。

GUID-E8F3A5AD-861E-4739-8280-7EC7100BD292-low.gif
A. DMA アクセス可能
図 8-26 外部および PIE 割り込みソース
GUID-8B466211-7043-4DDE-9C68-34E7509AAF24-low.gif図 8-27 外部割り込み

8 つの PIE ブロック割り込みが 1 つの CPU 割り込みにグループ化されています。12 個の CPU 割り込みグループがあり、グループごとに 8 個の割り込みがあるので、合計 96 個の割り込みになります。2833x/2823x デバイスでは、表 8-32 に示すよう に、58 の割り込みがペリフェラルで使用されます。

TRAP #Vector Number 命令は、指定されたベクタに対応する割り込みサービス・ルーチンにプログラム制御を移します。TRAP #0 は、リセット・ベクタが指しているアドレスにプログラム制御を移そうとします。しかし、PIE ベクタ・テーブルにリセット・ベクタは含まれていません。したがって、PIE がイネーブルのときには TRAP #0 を使用しないでください。使用した場合には、未定義の動作が発生します。

PIE がイネーブルのとき、TRAP #1～TRAP #12 は、PIE グループ内の最初のベクタに対応する割り込みサービス・ルーチンにプログラム制御を移します。たとえば、TRAP #1 は INT1.1 からベクタをフェッチし、TRAP #2 は INT2.1 からベクタをフェッチします。

GUID-8B70311D-8539-4A93-A987-11F020466081-low.gif図 8-28 PIE ブロックを使用した割り込みの多重化
表 8-32 PIE ペリフェラル割り込み
CPU 割り込みPIE 割り込み(1)
INTx.8INTx.7INTx.6INTx.5INTx.4INTx.3INTx.2INTx.1
INT1WAKEINT
(LPM/WD)		TINT0
(タイマ 0)		ADCINT(2)
(ADC)		XINT2XINT1予約済みSEQ2INT
(ADC)		SEQ1INT
(ADC)
INT2予約済み予約済みEPWM6_TZINT
(ePWM6)		EPWM5_TZINT
(ePWM5)		EPWM4_TZINT
(ePWM4)		EPWM3_TZINT
(ePWM3)		EPWM2_TZINT
(ePWM2)		EPWM1_TZINT
(ePWM1)
INT3予約済み予約済みEPWM6_INT
(ePWM6)		EPWM5_INT
(ePWM5)		EPWM4_INT
(ePWM4)		EPWM3_INT
(ePWM3)		EPWM2_INT
(ePWM2)		EPWM1_INT
(ePWM1)
INT4予約済み予約済みECAP6_INT
(eCAP6)		ECAP5_INT
(eCAP5)		ECAP4_INT
(eCAP4)		ECAP3_INT
(eCAP3)		ECAP2_INT
(eCAP2)		ECAP1_INT
(eCAP1)
INT5予約済み予約済み予約済み予約済み予約済み予約済みEQEP2_INT
(eQEP2)		EQEP1_INT
(eQEP1)
INT6予約済み予約済みMXINTA
(McBSP-A)		MRINTA
(McBSP-A)		MXINTB
(McBSP-B)		MRINTB
(McBSP-B)		SPITXINTA
(SPI-A)		SPIRXINTA
(SPI-A)
INT7予約済み予約済みDINTCH6
(DMA)		DINTCH5
(DMA)		DINTCH4
(DMA)		DINTCH3
(DMA)		DINTCH2
(DMA)		DINTCH1
(DMA)
INT8予約済み予約済みSCITXINTC
(SCI-C)		SCIRXINTC
(SCI-C)		予約済み予約済みI2CINT2A
(I2C-A)		I2CINT1A
(I2C-A)
INT9ECAN1_INTB
(CAN-B)		ECAN0_INTB
(CAN-B)		ECAN1_INTA
(CAN-A)		ECAN0_INTA
(CAN-A)		SCITXINTB
(SCI-B)		SCIRXINTB
(SCI-B)		SCITXINTA
(SCI-A)		SCIRXINTA
(SCI-A)
INT10予約済み予約済み予約済み予約済み予約済み予約済み予約済み予約済み
INT11予約済み予約済み予約済み予約済み予約済み予約済み予約済み予約済み
INT12LUF
(FPU)		LVF
(FPU)		予約済みXINT7XINT6XINT5XINT4XINT3
(1) 96 個ある割り込みのうち、58 個の割り込みが現在使用されています。残りの割り込みは、将来のデバイス用に予約されています。同じグループ内の割り込みがペリフェラルによって使用されていない場合には、これらの予約済み割り込みは、PIEIFRx レベルでイネーブルにすれば、ソフトウェア割り込みとして使用できます。それ以外の場合、PIEIFR を変更するときに偶発的にフラグがクリアされて、ペリフェラルからの割り込みが失われる可能性があります。要するに、予約済み割り込みをソフトウェア割り込みとして安全に使用できる状況としては、次の 2 つの場合があります。
1) グループ内のペリフェラルが割り込みをアサートしていない。
2) グループにはペリフェラル割り込みが割り当てられてない (たとえば、PIE グループ 11)。
(2) ADCINT は、SEQ1INT 信号および SEQ2INT 信号の論理 OR として生成されます。これは、TMS320F281x シリーズのデバイスの実装との下位互換性を確保するためです。この実装では、SEQ1INT および SEQ2INTは存在せず、ADCINT のみでした。新しく実装する場合には、SEQ1INT および SEQ2INTを使用し、PIEIER レジスタで ADCINT をイネーブルにしないことを推奨します。
表 8-33 PIE 構成および制御レジスタ
名称アドレスサイズ (x16)説明(1)
PIECTRL0x0CE01PIE、制御レジスタ
PIEACK0x0CE11PIE、アクノリッジ・レジスタ
PIEIER10x0CE21PIE、INT1 グループ・イネーブル・レジスタ
PIEIFR10x0CE31PIE、INT1 グループ・フラグ・レジスタ
PIEIER20x0CE41PIE、INT2 グループ・イネーブル・レジスタ
PIEIFR20x0CE51PIE、INT2 グループ・フラグ・レジスタ
PIEIER30x0CE61PIE、INT3 グループ・イネーブル・レジスタ
PIEIFR30x0CE71PIE、INT3 グループ・フラグ・レジスタ
PIEIER40x0CE81PIE、INT4 グループ・イネーブル・レジスタ
PIEIFR40x0CE91PIE、INT4 グループ・フラグ・レジスタ
PIEIER50x0CEA1PIE、INT5 グループ・イネーブル・レジスタ
PIEIFR50x0CEB1PIE、INT5 グループ・フラグ・レジスタ
PIEIER60x0CEC1PIE、INT6 グループ・イネーブル・レジスタ
PIEIFR60x0CED1PIE、INT6 グループ・フラグ・レジスタ
PIEIER70x0CEE1PIE、INT7 グループ・イネーブル・レジスタ
PIEIFR70x0CEF1PIE、INT7 グループ・フラグ・レジスタ
PIEIER80x0CF01PIE、INT8 グループ・イネーブル・レジスタ
PIEIFR80x0CF11PIE、INT8 グループ・フラグ・レジスタ
PIEIER90x0CF21PIE、INT9 グループ・イネーブル・レジスタ
PIEIFR90x0CF31PIE、INT9 グループ・フラグ・レジスタ
PIEIER100x0CF41PIE、INT10 グループ・イネーブル・レジスタ
PIEIFR100x0CF51PIE、INT10 グループ・フラグ・レジスタ
PIEIER110x0CF61PIE、INT11 グループ・イネーブル・レジスタ
PIEIFR110x0CF71PIE、INT11 グループ・フラグ・レジスタ
PIEIER120x0CF81PIE、INT12 グループ・イネーブル・レジスタ
PIEIFR120x0CF91PIE INT12 グループ・フラグ・レジスタ
予約済み0x0CFA～0x0CFF6予約済み
(1) PIE 構成および制御レジスタは、EALLOW モードで保護されません。PIE ベクタ・テーブルは、保護されます。