JAJSHG1E may 2019 – june 2023 TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
このセクションでは、CPU コアがリセットされたときの一般的なブート ROM の手順について説明します。CPU1 はマスタであり、常に最初にブートします。CPU1 がアプリケーションをブートすると、CPU1 のユーザーのアプリケーション・コードは CPU2/CM ブート IPC レジスタを構成し、CPU2/CM をリセットから解除してブートすることができます。表 8-15、表 8-16、表 8-17 に、各コアの一般的なブートアップ手順を示します。
ブート中に、各 CPU のブート ROM コードは、RAM 内のブート・ステータス・ロケーションを更新し、このプロセス中に実行されたアクションの詳細を示します。さらに、CPU2 はブート・ステータスを CPU2TOCPU1IPCBOOTSTS レジスタに書き込み、CM は CMTOCPU1IPCBOOTSTS に書き込み、そのステータスを CPU1 に伝えます。
詳細については、『TMS320F2838x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「ブート・ステータス情報」のセクションを参照してください。
ステップ | CPU1 のアクション |
---|---|
1 | リセット後、HWBIST リセットを確認します。HWBIST リセットがある場合は、直ちに分岐してユーザー・アプリケーションに戻ります。HWBIST リセットがない場合は、ブートを続行し、FUSE エラー・レジスタにエラーがないか確認して、それに応じて処理します。 |
2 | クロック構成とフラッシュの電源投入 |
3 | ペリフェラル・トリミングとデバイス構成レジスタは、OTP からロードされます。 |
4 | パワーオン・リセット (POR) 時に、すべての CPU1 RAM が初期化されます。 |
5 | ノンマスカブル割り込み (NMI) 処理がイネーブルになり、DCSM の初期化が実行されます。 |
6 | デバイスのキャリブレーションが実行されます。指定されたペリフェラルを設定された OTP 値でトリミングします。 |
7 | ブート・モードを決定するために GPIO ピンのポーリングが必要かどうかを判断し、必要な場合はブート・モード GPIO ピンを読み出して、実行するブート・モードを決定します。 |
8 | ブート・モードとオプションに基づいて、適切なブート・シーケンスが実行されます。CPU1 のブート・シーケンスのフローチャートについては、『TMS320F2838x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「CPU1 デバイス・ブート・フロー」の図を参照してください。 |
ステップ | CPU2 のアクション |
---|---|
1 | CPU2 は、CPU1 のアプリケーションによってリセットから解除されます。 |
2 | CPU1TOCPU2IPCFLG0 を設定したら、CPU1TOCPU2IPCBOOTMODE レジスタを読み取ります。正しく設定されていない場合、または無効な値がある場合、IPC エラー・コマンドが CPU1 に送信され、CPU2 コアは無限ループに入り、ユーザーがレジスタ値を修正して CPU2 をリセットするまでブートを続行しません。 |
3 | フラッシュの電源投入 |
4 | POR では、すべての CPU2 RAM が初期化されます。 |
5 | NMI 処理はイネーブルです。 |
6 | CPU1TOCPU2IPCBOOTMODE レジスタで設定されたブート・モードに基づいて、CPU2 は、「コマンド待機」モードに入り、将来の CPU1 ブート・モード・コマンドを待つか、要求されたブート・シーケンスを実行します。CPU2 ブート・シーケンスのフローチャートについては、『TMS320F2838x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「CPU2 ブート・フロー」の図を参照してください。 |
ステップ | CM のアクション |
---|---|
1 | CM は、CPU1 のアプリケーションによってリセットから解除されます。 |
2 | CPU1TOCMIPCFLG0 を設定したら、CPU1TOCMIPCBOOTMODE レジスタを読み取ります。正しく設定されていない場合、または無効な値がある場合、IPC エラー・コマンドが CPU1 に送信され、CM は無限ループに入り、ユーザーがレジスタ値を修正して CM をリセットするまでブートを続行しません。 |
3 | フラッシュの電源投入 |
4 | POR では、すべての CM RAM が初期化されます。 |
5 | NMI 処理はイネーブルです。 |
6 | CPU1TOCPU2IPCBOOTMODE レジスタで設定されたブート・モードに基づいて、CM は、「コマンド待機」モードに入り、将来の CPU1 ブート・モード・コマンドを待つか、要求されたブート・シーケンスを実行します。CM ブート・シーケンスのフローチャートについては、『TMS320F2838x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「CM ブート・フロー」の図を参照してください。 |