JAJSLP5E May   2022  – September 2024 TMUX4051 , TMUX4052 , TMUX4053

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 熱に関する情報：TMUX405x
    4. 6.4 推奨動作条件
    5. 6.5 電気的特性
    6. 6.6 AC 性能特性
    7. 6.7 タイミング特性
    8. 6.8 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1  オン抵抗
    2. 7.2  オフ・リーク電流
    3. 7.3  オン・リーク電流
    4. 7.4  遷移時間
    5. 7.5  ブレイク・ビフォー・メイク
    6. 7.6  tON(EN) および tOFF(EN)
    7. 7.7  伝搬遅延
    8. 7.8  電荷注入
    9. 7.9  オフ絶縁
    10. 7.10 クロストーク
    11. 7.11 帯域幅
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 双方向動作
      2. 8.3.2 レール・ツー・レール動作
      3. 8.3.3 1.8V ロジック互換入力
      4. 8.3.4 デバイスの機能モード
      5. 8.3.5 真理値表
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
    3. 9.3 設計要件
    4. 9.4 詳細な設計手順
    5. 9.5 アプリケーション曲線
    6. 9.6 電源に関する推奨事項
    7. 9.7 レイアウト
      1. 9.7.1 レイアウトのガイドライン
      2. 9.7.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成および機能

TMUX4051 TMUX4052 TMUX4053 TMUX4051 (PW パッケージ)、16 ピン TSSOP (上面図)図 5-1 TMUX4051 (PW パッケージ)、16 ピン TSSOP (上面図)
TMUX4051 TMUX4052 TMUX4053 TMUX4051 (DYY パッケージ)、16 ピン SOT-23-THIN (上面図)図 5-2 TMUX4051 (DYY パッケージ)、16 ピン SOT-23-THIN (上面図)
TMUX4051 TMUX4052 TMUX4053 TMUX4051 (BQB パッケージ)、16 ピン WQFN (上面図)図 5-3 TMUX4051 (BQB パッケージ)、16 ピン WQFN (上面図)
表 5-1 ピンの機能 TMUX4051
ピン 種類 (1) 説明(2)
名称 番号
S4 1 I/O ソース ピン 4信号パスは、入力または出力の両方に使用可能。
S6 2 I/O ソース ピン 6信号パスは、入力または出力の両方に使用可能。
D 3 I/O ドレイン ピン (共通)信号パスは、入力または出力の両方に使用可能。
S7 4 I/O ソース ピン 7信号パスは、入力または出力の両方に使用可能。
S5 5 I/O ソース ピン 5信号パスは、入力または出力の両方に使用可能。
EN 6 I アクティブ "Low" ロジックのイネーブル信号。このピンが "High" 状態のとき、すべてのスイッチがオフになる。表 8-1 に、このピンを "Low" 状態にしたときに、A[2:0] のアドレス入力によって、どのスイッチをオンに指定できるかを示す。
VSS 7 P 負電源。このピンは最も負の電源電位になる。確実な動作を保証するため、VSS と GND の間に 0.1μF～10μFのデカップリング コンデンサを接続。
GND 8 P グランド (0V) リファレンス
A2 9 I アドレス ライン 2表 8-1 に、A2 がスイッチ構成を制御する方法を説明する。
A1 10 I アドレス ライン 1表 8-1 に、A1 がスイッチ構成を制御する方法を説明する。
A0 11 I アドレス ライン 0表 8-1 に、A0 がスイッチ構成を制御する方法を説明する。
S3 12 I/O ソース ピン 3信号パスは、入力または出力の両方に使用可能。
S0 13 I/O ソース ピン 0信号パスは、入力または出力の両方に使用可能。
S1 14 I/O ソース ピン 1信号パスは、入力または出力の両方に使用可能。
S2 15 I/O ソース ピン 2信号パスは、入力または出力の両方に使用可能。
VDD 16 P 正電源。このピンは最も正の電源電位になる。確実な動作を保証するため、VDD と GND の間に 0.1μF～10μFのデカップリング コンデンサを接続。
サーマル・パッド — サーマル パッドは内部に対し接続していない。このパッドはフローティングのままにするか、GND に接続することを推奨する。
(1) I：入力、O：出力、I/O：入力または出力、P：電源。
(2) 未使用ピンの使用方法については、セクション 8.3.4 を参照してください。
TMUX4051 TMUX4052 TMUX4053 TMUX4052 (PW パッケージ)、16 ピン TSSOP (上面図)図 5-4 TMUX4052 (PW パッケージ)、16 ピン TSSOP (上面図)
TMUX4051 TMUX4052 TMUX4053 TMUX4052 (DYY パッケージ)、16 ピン SOT-23-THIN (上面図)図 5-5 TMUX4052 (DYY パッケージ)、16 ピン SOT-23-THIN (上面図)
TMUX4051 TMUX4052 TMUX4053 TMUX4052 (BQB パッケージ)、16 ピン WQFN (上面図)図 5-6 TMUX4052 (BQB パッケージ)、16 ピン WQFN (上面図)
表 5-2 ピンの機能 TMUX4052
ピン 種類(1) 説明(2)
名称 番号
S0B 1 I/O マルチプレクサ B のソース ピン 0。入力または出力として使用が可能。
S2B 2 I/O マルチプレクサ B のソース ピン 2。入力または出力として使用が可能。
DB 3 I/O マルチプレクサ B のドレイン ピン (共通)。入力または出力として使用が可能。
S3B 4 I/O マルチプレクサ B のソース ピン 3。入力または出力として使用が可能。
S1B 5 I/O マルチプレクサ B のソース ピン 1。入力または出力として使用が可能。
EN 6 I アクティブ "Low" ロジックのイネーブル信号。このピンが "High" 状態のとき、すべてのスイッチがオフになる。このピンを "Low" 状態にすると、A[1:0] のアドレス入力によって、どのスイッチをオンにするか指定できる。
VSS 7 P 負電源。このピンは最も負の電源電位になる。確実な動作を保証するため、VSS と GND の間に 0.1μF～10μFのデカップリング コンデンサを接続。
GND 8 P グランド (0V) リファレンス
A1 9 I アドレス ライン 1表 8-2 に、A1 がスイッチ構成を制御する方法を説明する。
A0 10 I アドレス ライン 0表 8-2 に、A0 がスイッチ構成を制御する方法を説明する。
S3A 11 I/O マルチプレクサ A のソース ピン 3。入力または出力として使用が可能
S0A 12 I/O マルチプレクサ A のソース ピン 0。入力または出力として使用が可能
DA 13 I/O マルチプレクサ A のドレイン ピン (共通)。入力または出力として使用が可能
S1A 14 I/O マルチプレクサ A のソース ピン 1。入力または出力として使用が可能
S2A 15 I/O マルチプレクサ A のソース ピン 2。入力または出力として使用が可能
VDD 16 P 正電源。このピンは最も正の電源電位になる。確実な動作を保証するため、VDD と GND の間に 0.1μF～10μFのデカップリング コンデンサを接続。
サーマル・パッド — サーマル パッドは内部に対し接続していない。このパッドはフローティングのままにするか、GND に接続することを推奨する。
(1) I：入力、O：出力、I/O：入力または出力、P：電源。
(2) 未使用ピンの使用方法については、セクション 8.3.4 を参照してください。
TMUX4051 TMUX4052 TMUX4053 TMUX4053 (PW パッケージ)、16 ピン TSSOP (上面図)図 5-7 TMUX4053 (PW パッケージ)、16 ピン TSSOP (上面図)
TMUX4051 TMUX4052 TMUX4053 TMUX4053 (DYY パッケージ)、16 ピン SOT-23-THIN (上面図)図 5-8 TMUX4053 (DYY パッケージ)、16 ピン SOT-23-THIN (上面図)
TMUX4051 TMUX4052 TMUX4053 TMUX4053 (BQB パッケージ)、16 ピン WQFN (上面図)図 5-9 TMUX4053 (BQB パッケージ)、16 ピン WQFN (上面図)
表 5-3 ピンの機能 TMUX4053
ピン 種類 (1) 説明(2)
名称 番号
S2B 1 I/O スイッチ 2 のソース ピン B。入力または出力として使用が可能。
S2A 2 I/O スイッチ 2 のソース ピン A。入力または出力として使用が可能。
S3B 3 I/O スイッチ 3 のソース ピン B。入力または出力として使用が可能。
D3 4 I/O スイッチ 3 のドレイン ピン (共通)。入力または出力として使用が可能。
S3A 5 I/O スイッチ 3 のソース ピン A。入力または出力として使用が可能。
EN 6 I アクティブ "Low" ロジックのイネーブル信号。このピンが "High" 状態のとき、すべてのスイッチがオフになる。このピンを "Low" 状態にすると、SEL[x] ロジック制御入力によって、どのスイッチをオンにするか指定できる。
VSS 7 P 負電源。このピンは最も負の電源電位になる。確実な動作を保証するため、VSS と GND の間に 0.1μF～10μFのデカップリング コンデンサを接続。
GND 8 P グランド (0V) リファレンス
SEL3 9 I ロジック制御のセレクト ピン 3。表 8-2 に、制御スイッチ 3 の設定を示す。
SEL2 10 I ロジック制御のセレクト ピン 2。表 8-2 に、制御スイッチ 2 の設定を示す。
SEL1 11 I ロジック制御のセレクト ピン 1。表 8-2 に、制御スイッチ 1 の設定を示す。
S1A 12 I/O スイッチ 1 のソース ピン A。入力または出力として使用が可能。
S1B 13 I/O スイッチ 1 のソース ピン B。入力または出力として使用が可能。
D1 14 I/O スイッチ 1 のドレイン ピン (共通)。入力または出力として使用が可能。
D2 15 I/O スイッチ 2 のドレイン ピン (共通)。入力または出力として使用が可能。
VDD 16 P 正電源。このピンは最も正の電源電位になる。確実な動作を保証するため、VDD と GND の間に 0.1μF～10μFのデカップリング コンデンサを接続。
サーマル・パッド — サーマル パッドは内部に対し接続していない。このパッドはフローティングのままにするか、GND に接続することを推奨する。
(1) I：入力、O：出力、I/O：入力または出力、P：電源。
(2) 未使用ピンの使用方法については、セクション 8.3.4 を参照してください。