• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TPD3S714-Q1 バッテリ短絡および短絡保護機能搭載、車載 USB 2.0 インターフェイス保護

    • JAJSJN8C January   2016  – August 2020 TPD3S714-Q1

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • TPD3S714-Q1 バッテリ短絡および短絡保護機能搭載、車載 USB 2.0 インターフェイス保護
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings—AEC Specification
    3. 6.3 ESD Ratings—IEC Specification
    4. 6.4 ESD Ratings—ISO Specification
    5. 6.5 Recommended Operating Conditions
    6. 6.6 Thermal Information
    7. 6.7 Electrical Characteristics
    8. 6.8 Timing Requirements
    9. 6.9 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  AEC-Q100 Qualified
      2. 8.3.2  Short-to-Battery and Short-to-Ground Protection on VBUS_CON
      3. 8.3.3  Short-to-Battery and Short-to-VBUS Protection on VD+, VD–
      4. 8.3.4  ESD Protection on VBUS_CON, VD+, VD–
      5. 8.3.5  Low RON nFET VBUS Switch
      6. 8.3.6  High Speed Data Switches
      7. 8.3.7  Hiccup Current Limit
      8. 8.3.8  Fast Overvoltage Response Time
      9. 8.3.9  Integrated Input Enable
      10. 8.3.10 Fault Output Signal
      11. 8.3.11 Thermal Shutdown Feature
      12. 8.3.12 16-pin SSOP Package
    4. 8.4 Device Functional Modes
      1. 8.4.1 Normal Operation
      2. 8.4.2 Overvoltage Condition
      3. 8.4.3 Overcurrent Condition
      4. 8.4.4 Short-Circuit Condition
      5. 8.4.5 Device Logic Tables
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Short-to-Battery Tolerance
        2. 9.2.2.2 Maximum Current on VBUS
        3. 9.2.2.3 USB Data Rate
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
    1. 10.1 VBUS Path
    2. 10.2 VIN Pin
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12Device and Documentation Support
    1. 12.1 Documentation Support
      1. 12.1.1 Related Documentation
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 Support Resources
    4. 12.4 Trademarks
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
  13. 13Mechanical, Packaging, and Orderable Information
  14. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • DBQ|16
    • MSOI004H
サーマルパッド・メカニカル・データ
発注情報
  • jajsjn8c_oa
  • jajsjn8c_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TPD3S714-Q1 バッテリ短絡および短絡保護機能搭載、車載 USB 2.0 インターフェイス保護

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • AEC-Q100 認定済み (グレード 1)
    • 動作温度範囲：-40℃～+125℃
  • 機能安全対応
    • 機能安全システムの設計に役立つ資料を利用可能
  • VBUS_CON のバッテリ短絡保護 (最高18V) とグランド短絡保護
  • VD+、VD– のバッテリ短絡保護 (最高18V) と VBUS 短絡保護
  • VBUS_CON、
    VD+、VD– の IEC 61000-4-2 ESD 保護
    • 接触放電 ±8kV
    • エアギャップ放電±15kV
  • VBUS_CON、VD+、VD– の ISO 10605 (330pF、330Ω) ESD 保護
    • 接触放電 ±8kV
    • エアギャップ放電±15kV
  • 低 RON nFET VBUS スイッチ (標準値 63mΩ)
  • 高速データ・スイッチ (1GHz、–3dB 帯域幅)
  • ヒカップ電流制限
    • 過電流制限：550mA (最小値)
  • 高速な過電圧応答時間
    • VBUS スイッチ：2µs (標準値)
    • データ・スイッチ：200ns (標準値)
  • VBUS、VD+、VD– の入力イネーブルを内蔵
  • フォルト出力信号
  • サーマル・シャットダウン機能
  • 16 ピンの SSOP パッケージ (4.9mm × 3.9mm)

2 アプリケーション

  • 最終製品
    • ヘッド・ユニット
    • リアシート用エンターテイメント
    • テレマティクス
    • USBハブ
    • ナビゲーション・モジュール
    • メディア・インターフェイス
  • インターフェイス
    • USB 2.0

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale