JAJSQ15C September   2024  – August 2025 TPS1685

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 ロジック・インターフェイス
    7. 6.7 タイミング要件
    8. 6.8 スイッチング特性
    9. 6.9 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  低電圧保護
      2. 7.3.2  挿入遅延
      3. 7.3.3  過電圧保護
      4. 7.3.4  突入電流、過電流、および短絡保護
        1. 7.3.4.1 スルー レート (dVdt) および突入電流制御
          1. 7.3.4.1.1 スタートアップ タイムアウト
        2. 7.3.4.2 定常状態の過電流保護 (サーキット ブレーカ)
        3. 7.3.4.3 起動時のアクティブ電流制限
        4. 7.3.4.4 短絡保護
      5. 7.3.5  アナログ負荷電流モニタ (IMON)
      6. 7.3.6  モード選択 (MODE)
      7. 7.3.7  並列デバイス同期 (SWEN)
      8. 7.3.8  複数の eFuse をスタックして無制限のスケーラビリティを実現
        1. 7.3.8.1 起動中の電流バランスの維持
      9. 7.3.9  アナログ接合部温度モニタ (TEMP)
      10. 7.3.10 過熱保護
      11. 7.3.11 フォルト応答および表示 (FLT)
      12. 7.3.12 パワー グッド表示 (PG)
      13. 7.3.13 出力放電
      14. 7.3.14 FET の正常性監視
      15. 7.3.15 シングル ポイント障害の軽減
        1. 7.3.15.1 IMON ピンのシングル ポイント障害
        2. 7.3.15.2 IREF ピンのシングル ポイント障害
        3. 7.3.15.3 ITIMER ピンのシングル ポイント障害
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 シングル デバイス、スタンドアロン動作
      2. 8.1.2 複数デバイス、並列接続
    2. 8.2 代表的なアプリケーション：データ センター サーバーにおける 54V パワー パス保護
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 過渡保護
      2. 8.3.2 出力短絡測定
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • VMA|23
サーマルパッド・メカニカル・データ
発注情報

7.3.4.4 短絡保護

出力短絡発生中は、本デバイスを流れる電流が非常に急速に増加します。出力短絡が検出されると、内部高速トリップ コンパレータは高速保護シーケンスをトリガし、電流がそれ以上蓄積して損傷や過剰な入力電源ドループが発生するのを防止します。高速トリップ コンパレータは、定常状態時にスケーラブルなスレッショルド (ISFT) を採用します。ISFT は SFT_SEL ピンの抵抗によって選択できます。これにより、ユーザーはすべてのシステムに適しているとは限らない高い固定スレッショルドを使用する代わりに、システム定格に従って高速トリップ スレッショルドを調整できるようになります。電流が高速トリップ スレッショルドを超えると、TPS1685x は tSFT 以内に FET をオフにします。また、このデバイスは、より高い固定高速トリップ スレッショルド (IFFT) を採用して、定常状態時 (リニア領域の FET) のハード短絡に対する高速保護を実現します。電流が IFFT を超えると、FETは tFFT 内で完全にオフになります。

表 7-1 SFT_SEL ピンの抵抗に基づくデバイスの機能モード

ISFT_SEL

 SFT_SEL ピン

MODE ピン

IOC_BKP

RSFT_SEL <95kΩ

オープン

2.5 × IOCP

105kΩ < RSFT_SEL < 195kΩ

オープン

2.8 × IOCP

 105kΩ < RSFT_SEL < 195kΩ

Gnd

2 × IOCP

 205kΩ < RSFT_SEL < 295kΩ

オープン

2.26 × IOCP

 205kΩ < RSFT_SEL < 295kΩ

Gnd

1.5 × IOCP

 305kΩ < RSFT_SEL

オープン

1.71 × IOCP

 305kΩ < RSFT_SEL

Gnd

図 7-5 に、TPS1685x eFuse の短絡応答を示します。

TPS1685 短絡応答図 7-5 短絡応答