JAJSOG7 January   2024 TPS4810-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 Switching Characteristics
  7. 6 Parameter Measurement Information
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Charge Pump and Gate Driver Output (VS, G1PU, G1PD, G2, BST, SRC)
      2. 7.3.2 Capacitive Load Driving Using FET Gate (G1PU, G1PD) Slew Rate Control
      3. 7.3.3 Short-Circuit Protection
        1. 7.3.3.1 Short-Circuit Protection With Auto-Retry
        2. 7.3.3.2 Short-Circuit Protection With Latch-Off
      4. 7.3.4 Undervoltage Protection (UVLO)
      5. 7.3.5 Reverse Polarity Protection
      6. 7.3.6 Short-Circuit Protection Diagnosis (SCP_TEST)
      7. 7.3.7 TPS48100-Q1 as a Simple Gate Driver
    4. 7.4 Device Functional Modes
  9. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 Application Limitations
        1. 8.1.1.1 Short-Circuit Protection Delay
        2. 8.1.1.2 Short-Circuit Protection Threshold
    2. 8.2 Typical Application: Circuit Breaker in Battery Management System (BMS) using Low Side Current Sense
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Curves
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Device and Documentation Support
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 Trademarks
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPS48100-Q1 は、保護および診断機能を備えた、100V、低 IQ、スマート ハイサイド ドライバです。本デバイスは 3.5V～80V の広い動作電圧範囲を持っているため、12V、24V、 および 48V システムの設計に適しています。このデバイスは、最低 –65V の負の電源電圧に耐えられ、この電圧から負荷を保護できます。

コモン ソース構成でバック ツー バック MOSFET を駆動するために、独立した制御入力 (INP1、INP2) を備えた 2 つの強力な 2A (ソースとシンク) ゲート ドライバを備えています。強力な GATE 駆動により、大電流システム設計で並列 MOSFET を使用した電力スイッチングが可能になります。

このデバイスは、可変短絡保護機能を備えています。自動リトライおよびラッチオフ フォルト動作は設定可能です。電流検出は、外付けの検出抵抗、または MOSFET VDS センシングのいずれかを使用して実行できます。CS_SEL ピン入力を使用して、ハイサイドまたはローサイドの電流検出抵抗構成が可能です。このデバイスは、SCP_TEST 入力の外部制御を使用した、内蔵の短絡コンパレータを診断する機能も備えています。

動作時の静止電流 (35µA、標準値) が低いため、常時オンのシステム設計が可能になります。EN/UVLO が Low で、静止電流が 1.5μA (標準値) まで低減します。

TPS48100-Q1 は、19 ピンの VSSOP パッケージで供給されます。

パッケージ情報
部品番号 パッケージ(1)

パッケージ サイズ (公称) (2)
TPS48100-Q1 DGX (VSSOP、19) 5.1mm × 3.0mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
GUID-20230423-SS0I-WHS4-WBQ9-DM9WQKQF6XFP-low.svg個別の放電および充電 FET 制御付き BMS ブレーカ
GUID-20230423-SS0I-FJCL-P2VT-R6VRGNCLSWH6-low.svgローサイド電流検出付き BMS ブレーカ