JAJSFB1C
November 2009 – April 2018
TPS51200-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
標準のDDRアプリケーション
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics
6.7
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Sink and Source Regulator (VO Pin)
7.3.2
Reference Input (REFIN Pin)
7.3.3
Reference Output (REFOUT Pin)
7.3.4
Soft-Start Sequencing
7.3.5
Enable Control (EN Pin)
7.3.6
Powergood Function (PGOOD Pin)
7.3.7
Current Protection (VO Pin)
7.3.8
UVLO Protection (VIN Pin)
7.3.9
Thermal Shutdown
7.4
Device Functional Modes
7.4.1
S3 and Pseudo-S5 Support
7.4.2
Tracking Startup and Shutdown
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
VTT DIMM Applications
8.2.1.1
Design Parameters
8.2.1.2
Detailed Design Procedure
8.2.1.2.1
VIN Capacitor
8.2.1.2.2
VLDO Input Capacitor
8.2.1.2.3
Output Capacitor
8.2.1.2.4
Output Tolerance Consideration for VTT DIMM Applications
8.2.1.3
Application Curves
8.2.2
Design Example 1
8.2.2.1
Design Parameters
8.2.3
Design Example 2
8.2.3.1
Design Parameters
8.2.4
Design Example 3
8.2.4.1
Design Parameters
8.2.5
Design Example 4
8.2.5.1
Design Parameters
8.2.6
Design Example 5
8.2.6.1
Design Parameters
8.2.7
Design Example 6
8.2.7.1
Design Parameters
8.2.8
Design Example 7
8.2.8.1
Design Parameters
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
10.3
Thermal Considerations
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
デベロッパー・ネットワークの製品に関する免責事項
11.2
ドキュメントのサポート
11.2.1
関連資料
11.3
ドキュメントの更新通知を受け取る方法
11.4
コミュニティ・リソース
11.5
商標
11.6
静電気放電に関する注意事項
11.7
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DRC|10
MPDS117L
サーマルパッド・メカニカル・データ
DRC|10
QFND013N
発注情報
jajsfb1c_oa
jajsfb1c_pm
7.2
Functional Block Diagram