JAJSFV8A
June 2018 – December 2018
TPS51200A-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
単純化されたDDRアプリケーション
4
改訂履歴
5
概要(続き)
6
Pin Configuration and Functions
Pin Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Switching Characteristics
7.7
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Sink and Source Regulator (VO Pin)
8.3.2
Reference Input (REFIN Pin)
8.3.3
Reference Output (REFOUT Pin)
8.3.4
Soft-Start Sequencing
8.3.5
Enable Control (EN Pin)
8.3.6
Powergood Function (PGOOD Pin)
8.3.7
Current Protection (VO Pin)
8.3.8
UVLO Protection (VIN Pin)
8.3.9
Thermal Shutdown
8.4
Device Functional Modes
8.4.1
S3 and Pseudo-S5 Support
8.4.2
Tracking Startup and Shutdown
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
VTT DIMM Applications
9.2.1.1
Design Parameters
9.2.1.2
Detailed Design Procedure
9.2.1.2.1
VIN Capacitor
9.2.1.2.2
VLDO Input Capacitor
9.2.1.2.3
Output Capacitor
9.2.1.2.4
Output Tolerance Consideration for VTT DIMM Applications
9.2.1.3
Application Curves
9.2.2
Design Example 1
9.2.2.1
Design Parameters
9.2.3
Design Example 2
9.2.3.1
Design Parameters
9.2.4
Design Example 3
9.2.4.1
Design Parameters
9.2.5
Design Example 4
9.2.5.1
Design Parameters
9.2.6
Design Example 5
9.2.6.1
Design Parameters
9.2.7
Design Example 6
9.2.7.1
Design Parameters
9.2.8
Design Example 7
9.2.8.1
Design Parameters
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.1.1
LDO Design Guidelines
11.2
Layout Example
11.3
Thermal Considerations
12
デバイスおよびドキュメントのサポート
12.1
デバイス・サポート
12.1.1
デベロッパー・ネットワークの製品に関する免責事項
12.2
ドキュメントのサポート
12.2.1
関連資料
12.3
ドキュメントの更新通知を受け取る方法
12.4
コミュニティ・リソース
12.5
商標
12.6
静電気放電に関する注意事項
12.7
Glossary
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DRC|10
MPDS117L
サーマルパッド・メカニカル・データ
DRC|10
QFND013N
発注情報
jajsfv8a_oa
jajsfv8a_pm
11
Layout